


ПОЛУПРОВОДНИКОВЫЕ ПРИБОРЫ

микросхемы памяти ЦАП и АЦП

издательская фирма **КУбК**

- заслуженный авторитет в книжном мире;
- широкая сеть реализации в России и СНГ;
- большой выбор собственно издательской, а также обменной книжной продукции;
- отправка книг ж/д контейнерами, почтовой связью, почтово – багажным вагоном.

схема проезда



Agpec: 109125, Москва, 1-й Саратовский пр. дом 7, корпус 3.

Готовятся к выпуску !!!



Издательство "КУбК" готовит к выпуску многотомное справочное издание по отечественным интегральным микросхемем. В каждом томе будут приведены данные практически всей микросхемной закментной базы с начала 70-х годов по настоящее время. Издание строится по принципу каталога (в порядке возрастания номеров серий, начиная с серии К100). Кроме того, будут подробно представлены графическая информация, параметры конструкции и рекомендации по применению интегральных микросхем с типовыми схемами включениях

По вопросам приобретения справочников оптом и в розницу обращаться по телефонам:

(095) 177—02—51

(095) 177 - 02 - 66

факс: (095) 177-02-51

от микросхем до резисторов


Платан

АО "ПЛАТАН "- КРУПНЕЙШИЙ В РОССИИ ДИСТРИБЬЮТОР РОССИЙСКИХ И ЗАРУБЕЖНЫХ ЭЛЕКТРОННЫХ КОМПОНЕНТОВ



Каталог АО"Платан"высылается бесплатно по письменным заявкам предприятий

- **♦** микросхемы
- **→** ТРАНЗИСТОРЫ
- **КОНДЕНСАТОРЫ**
- **Т РЕЗИСТОРЫ**
- **→** диоды



О.Н. Лебедев
А.-Й.К. Марцинкявичко
Э.-А.К. Багданскис
Р.Л. Пошконае
Б.В. Драган
Й.М. Кажукаускас
И.Д. Кучинскае

МИКРОСХЕМЫ ПАМЯТИ. ЦАП и АЦП

Издание 2-е, стереотипное

Москва "КУбК-а" 1996 М 21 Микросхемы памяти. ЦАП и АЦП: Справочник—2-е изд., стереотип / О.Н. Лебедев, А-Й.К. Марцинкявичюс, Э.-А.К. Багданские и др.; — М.: КУбК-а, 1996—

В первой части давиното хадания рассмотрены устройство, режим работы, функциональные возможности и электрические характеристики микроскем оперативных и постоянных запоминающих устройств. Приведены рекомендации по въбору микроскем пакити для пражичисского разработок, по реализации режимов управления микроскемами всех видов при эликен, хранении и считавании информации. Длани развернутые примеры применения микроскем памяти в устройствах различного назлачениях.

Во второй части рассматриваются особенности схем построения, параметры и зажкрические зарактеристуки быстролействующих интеграланых цифор-аналоговах и залюто-цифорама прособразователей. Описаны методы и принципы построения измерителей статических и динамических параметров преобразователей. Примесаны комкретные тили измерительной аппаратуры, предназначенной для контроля и измерения их параметров.

ББК 32.884

МИКРОСХЕМЫ ПАМЯТИ

Предисловие

Одним из ведущих направлений развития современной микроэмектроиной закенствой базы являются большие интегральные микросхемы памяти, которые служат основой для постросияя запоминающих устройств в аппаратуре различиют назначения. Номекматуру микросхем намяти отчественного производства характеризует большое разнообразие конструктивию-технологических и схемотехнических исполяений, фикциональных возможностей, электрических характеристик, областей применения.

Сейчас трудио назвать область техники, связанную с создаимем электроимой техники, в которой не применяют микросхемы памяти. Заметно повышается интерес к ини и у радиолюбителей, В последнее время увеличилось число изданий, посященных микросхемам памяти [1—7]. Однако эти надания являются либо умоспециальными [5—7], -либо рассчитаны из учебную аудиторию [4], либо адесования профессиональным, разработчикам истем памяти [1—3]. Литература, предиазначения для радиолюбителей и раскрывающая с и ужиой им детальящией вопролюбителей и раскрывающая с и ужиой им детальящией вопротирораства и применения микросхем памяти, практически отсуттуровства и применения микросхем памяти, практически отсут-

В предлагаемой кинге в систематинурованиом виде описаны устройство, режимы работы, функциональные возможности и электрические характеристики микроскем панити, даны рекомеидации по выбору микроскем для реализации запоминающих устройств различного мазначения. Приведени примеры применения микроскем панити для построения оперативных (ОЗУ) и постоянных (ПЗУ) запоминающих устройств, реализации режимов управления ими при записи, хранении и считывании информации, а также при программировании и песергограмми-

ровании микросхем ПЗУ.

Материал в изиге расположен в порядке, который обусловлен общепринятой классификацией микроскем памяти по бункциональному признаку: вначале последовательно рассмотрены устройства, режимы работы, параметры и вопросы практического применения микроскем ОЗУ, затем — микроскем ПЗУ. Такой порядок изложения, думается, будет удобен для читателя в отношении компактности сведений по микроскемам одного вида, возможности избирательного изучения материала и пользования им Постаточно детавьно вызоженные сведения о характеристи как микроскем памяти, режимах их работы и способах реализации управляющих устройств придают кинге чегко выраженный справочный характер. Вместе с тем кинга содержит материал о типовых структурных построениях микроскем памяти, тенденщих их развития из ближайшее будущее, функциональных связях между управляющими сигиалами и элементами структур микроскем, факторах, оказывающих существенное втинине из характеристики микроскем. Эти сведения, по миснию автора, должны помочь читатеро таубже разобраться в свойствах микродолины помочь читатеро таубже разобраться и свойствах и микрои перспективных микроскемах и чтюрчески подходить к использованию заложенных в их возможностей.

При написании книги использованы материалы отечественных и зарубежных публикаций, а также результаты исследований автора в Области примесния микроском памяти. Автор издется, что книга будет полезной широкому кругу радиолюбителей при решении практических вопроско применения микросхем па-

мяти в электпонных устпойствах.

Список сокращений, принятых в книге

. заряда

водинк»

аналого-цифровой преобразователь

— интегральная инжекционная логика

многорежимный буферный регистр

контроллер запоминающего устройства

МОП-структура с лавинной инжекцией

— СТДУКТУДА «МЕТАЛЛ-ЛИЗЛЕКТПИК-ПОЛУППО»

— структура «металл-интрид креминя-окисел

большая интегральная схема

АШП

БИС.

иил

K3V

MED

МЛП

мноп

VRR

ΠΙΔ

ШЛ

IIIV

ШФ

ШД/А

лизмоп

МПИ	 магистральный параллельный интерфейс
МПП	 магистральный приемопередатчик
O3y (RAM)	 оперативное запомниающее устройство
OK, 09	— открытые коллектор и эмиттер
ПЗ	— плавающий затвор
ПЗУ (ROM)	
ПЗУМ (ROM)	 постоянное запомннающее устройство масочное ПЗУ
ПЛМ	
	 программируемая логическая матрица
ППЗУ (РРОМ)	 программируемое (пользователем) ПЗУ
РПЗУ (ЕРРОМ)	 репрограммируемое ПЗУ
РПЗУ-УФ	 репрограммируемое ПЗУ со стиранием
	ультрафиолетовым (УФ) излучением и
	записью электрическим сигиалом
РПЗУ-ЭС	 репрограммируемое ПЗУ со стиранием
	и записью электрическим сигиалом
РШ .	— разрядная шина
ТТЛ	 траизисторно-траизисторная логика
ТТЛЕШ	
	 транзисторно-транзисторная логика с диодами Шотки

устройство ввода-вывода

— шина «Данные-Адрес»

шинный формирователь

шина управления

— шина адреса

— шина данных

HAIT ЭП эсл ЯП п-МДП р-МЛП

— цифродналоговый преобразователь

 элемент памятн — эмиттерно-связанная логика

ячейка памятн

 МДП-структура с каналом n-тнпа МДП-структура с каналом р-типа

Глава 1

ОБЩАЯ ХАРАКТЕРИСТИКА МИКРОСХЕМ ПАМЯТИ

1.1. Назначение микросхем памяти и их разновидности

Компактная микроэлектронная «память» широко примемется в современной электронной аппаратуре самого различного пазначения. И тем не менее разговор о назначения микросхем памяти в на классификация удобно начать с рассиотрения их места и роли в ЭВМ (микроЭВМ) (рнс. 1.1), поскольку поиятие память в таком случае получает наглядирую интерпретацию. Память определяют как-функциональную часть ЭВМ, предназначенную для эвлиси, кранения и выдачи команд и обрабатываемых данных. Комплекс технических средств, реализующих функцию памяти, называют запоминающим устройством (ЗА)

Для обеспечения работы процессора (микропроцессора) мообходями программа, т. е. послевовательность комалы, в данивае, мад которыми процессор производит предписываемые комалыами операции. Комайдых данивые поступают в основную память ЭВМ через устройство ввода, на выходе которого они получают цифромую форму представления, т. е. форму кодовых комбинаций,




Рис. 11 Структура ЭВМ

0 и 1. Основная память, как правило состоит из ЗУ двух видов -

оперативного (ОЗУ) и постоянного (ПЗУ).

Оперативнее ЗУ предвазываемо для хранения переменной ниформации, оно допускает изменение своего содержимого в коде выполнения процессором вычислительных операций с данными. Это значит, что процессор может выбрать грежим считывания раз ОЗУ код команды и давные и после обработивно-местить в ОЗУ (режим записи) полученный результат. Причем возможно размещение в ОЗУ новых данных на местах прежних, которые в этом случае перестают существовать. Таким образом, ОЗУ может работать в режимах записи, считывания и хранения информация и хранения

Постоянное ЗУ содержит информацию, которая не должиц именяться в ходе выполнения процессором программы. Такую информацию составляют стандартные подпрограммы, табажчика данные, коды физических конставт и постояным коэффициентов н т п. Эта информация завосится в ПЗУ предаврительно, например путем пережитания легкоплавих металических перемычек в структуре ПЗУ, и в ходе работы процессора может только ститиваться. Таким образом ПЗУ паботатет в печимых улавения

и считывания.

Функциональные возможности ОЗУ шире, чем ПЗУ: ОЗУ может работать в качестве ПЗУ, т. е. в режиме многократного считывания однократно записанной ниформации, а ПЗУ в качестве ОЗУ использовано быть не может, так как не позволяет заменить однократно записаненую в него информации, о Далее будет рассмотрена разновидность ПЗУ, которая допускает перепрограммирование, однако и это ПЗУ не может заменить ОЗУ.

В свою очередь, ПЗУ обладает преимуществом перед ОЗУ в свойстве сохранять информацию при сбоях и отключения питания. Это свойство получило название энергонезависимость. Оперативное ЗУ является энергозависимым, так как ниформация,

записанная в ОЗУ, утрачивается при сбоях питания

Для обеспечения надежной работы ЭВМ при отказах питаних нерейхо ПЗУ киспользуют в качестве памяти програмы. В таком случае программа зависителя в ПЗУ предварительно и уже не может быть заменена в данном ПЗУ другой программой. Очевидим, епсользовать ПЗУ таким образом целесообразно прежде всего в специализированных автоматических устройствах, рабовего в следиализированных автоматических устройствах, рабо-

тающих по постоянной программе.

Запоминающее устройство, реализующее функции основной памяти, размещают рядом с процессором на одной плате, в одном блоке или стойке в зависимости от типа ЭВМ, и такое ЗУ в этом смысле является витутелении. Быстродействие внутреннего ЗУ должно быть соизмеримо с быстродействием процессора. Однако практически это требование не всегда удается выполнить: по временным параметрам ОЗУ и ПЗУ несколько отстают от вроцессора. Поэтому внутри ЗВМ (микроЗВМ) общено раз мещают еще и вспомогательную Тбуферную) память на быстро-действующих регистрах, которая вспользуются в качестве сверх-оперативного ЗУ (СОЗУ) с пебольшой информационной быстью для кратковременного хранения текущих комалд, адресов и данных.

Нараду с внутренней памятью вычислительная система (ЭВМ с внешимин устройствами различного функционального назмачения) включает внешинию память, реализуемом память митных косителях: лентах или дисках Вмешиме 3У сперажат большие массивы информации, характеризуются с орожительно изиким быстромествеми, обусповлениям изалично электромескануческих устройств для записи и считывания, а также имеют значительные массу и габаритине размены.

Перейдем теперь к вопросу о реализации внутренией и виешнамити ЭВМ (микроЭВМ) на основе микроэлектронной элементной базы. В современных вычислительных средствах и в электронной аппаратуре различного функционального назначения для построения ОЭМ, ПЗУ и регистровых ЭЗУ шкроко пры-

меняют полупроводниковые интегральные микросхемы. Для микроскем намяти, выпускаемых отчественной промышленностью, характерны широкая номеньлатура типов, значительное разнообразие вариантов конструктивно-технологического исполнения, большой диапазом функциональных характеристик и и значений электрических, параметров. Существенные различия

в режимах работы и в областях применения.

Микроскемы памяти илогоавливают по полупроводимковой технологии на основе кремня с выкомой степензю интеграции компонентов на кристалле, что определяет их принадлежиесть к большим интегральции сехам (БИС). Конструктивно БИС памяти представляет собой полупроводинковый кристалл с плошадно в иссколько десятков квадратики миллинетов. Заклюшадно в иссколько десятков квадратики миллинетов. Заклю-

ченный в корпус.

Пля самой-общей характеристики БИС памяти принимаю в расчет, прежла всего, их информационную емкост, быстро-действие, энергопотребление. Информационную емкост, быстро-действие, энергопотребление. Информационную смкост, быстро-действие, анализиты одностивности образовать воськи битам), которое БИС памяти может хранить одно-ражения выбегораействие характеризуют пременными параметрами, в частности временем цикла записи кли считывания и изпряжений источников питания. Нередко для БИС памяти и изпряжений источников питания. Нередко для БИС памяти указывают зарегопотребление в расчете на один бит. Для некоторых типов БИС приводят два значения потребляемой мощ ности — для одля режима обращения, кога осуществляют запись или считывание информации, другое — для режима хранения при котором уровень мощности может быть существенного синжен




Рис. 1.2. Микросхема памяти как функциональный узел: a = 0.33; 6 = 1139

По функциональному назначению микросхемы памяти яваразделяют на два вида: ОЗУ и ПЗУ. Для общего представления о микросхемах памяти как функциональных узлах электронной аппаратуры рассмотрим их наиболее характерные свойства, отражающие принцип построения и управление режимами работы.

Основной составной частью микросхемы ОЗУ (рнс. 1.2, a) является массна элементов памяти, объединенных в магрицу явхонителя. Элемент памяти (ЭП) может хранить одне бат (0 яли 1) информации. Каждый ЭП миеет свой адрес. Для обращения н ЭП необходимь ог «выбрать» с амощью кода адреса, сигналы которого подводят к соответствующим выводам микросхемы.

Запомниающее устройство, ОЗУ или ПЗУ, которое допускает обращение по адресу к любому ЭП в произвольном порядке, называют запоминающим устройством с произвольной выборкой ЗУПВ.

Разрадность кода адреса m, равиая числу двоячимх саимин в нем, определяет информационную емкость микросхемы ОЗУ, т. е. число ЭП в матрице накопителя, которое можню адресовать оно равио 2^m . Например, микросхем ОЗУ, у которой число адресных кодов равно m=10, содержит в матрице $2^{10}=1024$ ЭП, т. е. имеет информационную емкость 1024 бит. (Заметим, что для обозначения числа $2^{10}=1024$ в вычислительной технике применяют бумах V.

Для вода и вызода ниформации служит вход и выход микроскемы. Для управления режимом микроскемы памяти необходим сигиал «Запись-считывание», значение 1 которого определяет режим записи бита информации в ЭП, а 0 — режим считывания бита информации и ЭП. Такую организацию матрици и вкопителя, при которой одновремению можно записывать мли считывать одим бит. называют одновозражной, Вольшинство микросхем ОЗУ имеют одноразрядную организацию. Но некоторые из инх имеют многоразрялную организацию, иначе называемую «словарной». У таких микросхем несколько ниформационных входов и столько же выходов, и поэтому они допускают одновременную запись (считывание) многоразрядного кода, который принято называть «словом».

Микросхемы ОЗУ по типу ЭП разделяют на статические и динамические. В микросхемах статических ОЗУ в качестве ЭП применены статические триггеры на биполярных или МДП-траиэисторах. Как известно, статический триггер способен при иаличин напряження питания сохранять свое состояние неограниченное время. Число состояний, в которых может находиться триггер, равно двум, что и позволяет использовать его для хранения

двончной единицы информации.

В микросхемах динамических ОЗУ элементы памяти выполнены на основе электрических конденсаторов, сформированных внутри полупроводникового кристалла. Такие ЭП не могут долгое время сохранять свое состояние, определяемое наличием нлн отсутствием электрического заряда, и поэтому нуждаются в периодическом восстановленин (регенерации). Микросхемы динамических ОЗУ отличаются от микросхем статических ОЗУ большей информационной емкостью, что обусловлено меньшим числом компонентов в одном ЭП н, следовательно, более плотиым их размещением в полупроводниковом кристалле. Однако динамические ОЗУ сложнее в применении, поскольку нуждаются в организацин принудительной регенерации, и в дополнительном оборудовании, и в усложнении устройств управления.

Микросхемы ПЗУ (рис. 1.2, б) построены также по принципу матричной структуры накопителя. Функции ЭП в микросхемах ПЗУ выполняют перемычки в виде проводников, диодов или транзисторов межлу шинами строк и столбцов в накопителе. В такой матрице наличие перемычки соответствует, например, 1, а ее отсутствие — 0. Микросхемы ПЗУ имеют словарную организацию, и поэтому информация считывается в форме многоразрядного кода, т. е. словом. Совокупность ЭП в матрице накопителя, в которой размещается слово, называют ячейкой памяти (ЯП). Число ЭП в ЯП определяет ее разрядность п. Каждая ЯП имеет свой адрес, и для обращения к определенной ЯП для считывания из нее информации необходимо к адресным выводам микросхемы подвести сигналы кода, соответствующего данной ячейке адреса. Число ячеек памяти равно 2^m, а информационная

емкость мнкросхемы — 2" × п бит.

Занесение информации в микросхемы ПЗУ, т. е. их программнрование, осуществляют в основном двумя способами. Один способ заключается в формировании в накопителе перемычек в местах пересечения строк и столбцов матрицы через маску на заключительной технологической стадии изготовления микроожем ПЗУ. Такие микросхемы ПЗУ называют масочными. Другой способ программирования микросхемы ПЗУ основан из переменачим декоплавких перемычек в тех пересчениях шин строк и столбцов, куда должен быть записан 0 или 1, в зависимости от приявтого кодирования. В исходимо состоями такая микросхема имеет в матрице перемычки во всех пересчениях строк и столбов. Программирования соуществляет пользователь электрическими импульсами с помощью устройства для программирования, изазываемого поограмматором.

Микросхемы ПЗУ, масочые (ПЗУМ) и программируемые Микросхемы (ППЗУ), оплукают описматное программирование, поскольку оно осуществляется формированием или разрушение, поскольку оно осуществляется формированием или разрушением соединений в матрице. Один из варанатов реализации ПЗУ орнентировам на программирование заданиях логических функций. Такие ПЗУ называют поргозамиромыми логическими мат-

рицами (ПЛМ).

Существует разновидность микросхем ПЗУ, допускающая неолнократиое (сотии и тысячи циклов) перепрограммирование (пеппограммирование). Элементом памяти в микросхемах репрограммируемых ПЗУ (РПЗУ) является МДП-траизистор, облалающий свойством переходить в состояние проводимости под воздействием импульса программирующего напряжения и сохраиять это состояние длительное время (тысячи часов). Данный эффект обусловлен накоплением электрического заряда в подзатворном диэлектрике. Если на транзистор не воздействовать импульсом программирующего напряжения, то он сохранит закрытое для электрического тока состояние. Для стирания информации перед новым циклом программирования необходимо вытеснить иакопленный под затвором заряд. В зависимости от способа выполнения этой операции микросхемы РПЗУ разделяют на два вида: со стиранием электрическим сигналом (РПЗУ-ЭС) и ультрафиолетовым светом (РПЗУ-УФ), которым полупроводниковый кристалл облучают через специальное окно в крышке корпуса. Микросхемы РПЗУ сохраняют информацию длительное время без питания, т. е. являются энергонезависимыми.

Регистры широко применяют для, хранения небольших объемов информации. Номенклатура микроском регистров хорошо развита и разнообразив. По принципу построения различают регистры хранения и савита. Регистр хранения представляет собой (рис. 1.3, а) совокупность тритеров, объединениях по цепам управлениям из режимом (вас Q.Г. Шифровой код. т. е. слово,
записывают в регистр хранения всеми разрядами одновремению
[1, — 0], — 0], по разрешающему сигналу и ав холе С. — 1. При
С. — 0 обеспечивается режим хранения записаниой информации,
которая в виде уровней напряжения присуствует м выходах
DO, — DO, — DO, и может быть считана без разрушения. Последующая информация замещает прежимо. Число тритегров п




Рис. 1 3. Функциональные схемы регистров хранения (a), сдвига (б)

определяет разрядность регистра н, следовательно, хранимого кода. Такие регистры по способу записи и считывания информа-

ции называют параллельными.

Регистр сдвига (рис. 1.3, 6), построен на последовательно осединеных триггерах двухгупеннатой струхтуры. Информация в такой регистр может быть записана поразрядию последовательно во времени со стороны входа DI₀ первого триггера путем продыжения по цени триггеров под воздействием тактовых ситралов на входе С. Другой способ записи— парадлельный, т. е. в одии такт всеми разрядами DI₁— DI₀ одиовремению. Режим записы записы

Аналогично режиму запися могут быть реализованы два режима считывания: по одному разряду последовательно во времени с выхода последнего тритера и параллельный — со всех выходов регистра одновременно. Регистры с последовательным способом записи и считывания называют последовательным Последовательные регистры составляют основу. ОЗУ с последовательным доступом, в которых выборку нужного элемента или




Рис. 1.4. Классификация микросхем памяти

ячейки памяти осуществляют последовательным перебором адресов в порядке их возрастания или убывания.

В общирной комеклатуре микроски парадлельных и последовательных регистров некогоряваю часть содержит многореповательных регистров некогоряваю часть содержит многорегистровые структуры, которые можно повышения по макроские
зависят от их структурного построения или макроские
зависят от их структурного построения или регистро,
архине работакот по принципу «магаминого» 39° заполнитель
другие работакот по принципу «магаминого» 39° заполнитель
ниформацией по мере ее поступления и особождавае, от чее в
порядке ее поступления по правышу «первым вощел — первым
вышел» жил в обратиом порядке: «гервым вощел — песетатик
вышел». Магажинные ЗУ собратным порядком считывания часто
применение в калькуляторах, в микропроцессорных контроллерах
из а других вымисалительностронарам.

Рассмотренные разиовидности волупроводниковых ОЗУ и ПЗУ систематизированы в хлассификационной диаграмме, приведениой на рис. 1.4. Злесь же указавы обозначения микроском различных видов и типов, соответствующие ГОСТ 2.743—82, которые применяют на их условных графических изоблаже-

ииях [10].

В последние годы получило развитие направление создания микросхем ЗУ на цилинарических магинтных ломенах для виемних ЗУ. Это направление базируется на использовании физических явлений в тонких магинтных пленках, в частности на возможности образования в тонкой вденке ортоферрита микрониых по размерам областей, имеющих противоположную с окружающей средой намагинченность. Эти области назвали цилиндрическими магнитными доменами (ЦМД). Тонкая пленка магинтного материала с размерами примерио 100×100 мм² вырашеиная на диэлектрической основе, может хранить несколько миллионов бит информации, причем для ее записи и считывания не нужны электромеханические устройства. Микросхемы ЗУ на ЦМД существение отличаются от полупроводниковых микросхем памяти: они солержат внутри корпуса миниатюрные постоянные магниты, систему ортогональных катушек для создания электромагнитного поля на поверхности магнитной пленки. По кон-СТРУКТИВНО-ТЕХНОЛОГИЧЕСКОМУ ИСПОЛИЕНИЮ ИХ СЛЕДУЕТ ОТИЕСТИ К микросборкам. Типичные размеры микросборки 3×3×1 см3. От существующих ВЗУ на магнитных лентах и дисках ЗУ на ЦМД выгодно отличаются более высоким быстродействием и отсутствием электромеханических частей в конструкции.

Микроскемы ламяти выпускают сериями. Серия представляет собой совкупность микроскем, инкеших единос конструктывнотехнологическое исполнение, единые напряжения питания, эксплуатациония е и надежностные показатель и отличающихся информационной емкостью, быстродействием и некоторыми другими характеристиками, напримен принадъежностью к типу статиче-

ского или динамического ОЗУ.

В общем случае серия может вылочать микросхемы памяти разных вылом, например ОЗУ и ППЗУ, но пока большинство серий ммеют однородный выдовой состав, т. е. выпочают либо микросхемы ОЗУ, либо ПЗУМ, либо ППЗУ, либо РПЗУ. Достаточно широко микросхемы ваяяти представлены и в составе мыогофункциональных серий нарязу с микросхемами логическим, григграми, кодопреобразователями, дешифраторями, счетчиками и др. Микросхемы ЗУ на ЦМД также выпускают селиями. Информацию от принядлежности инкросхемы к той нап

другой серин содержит условное обозначение.

В соответствии с принятой системой (ОСТ 11 073.915—80) обованачение микросмены совержит четыре обязательных элемента: Первый элемент — цифра, указывающая группу микросмены по конструктивно-технологическому призивку; 1, 5, 6, 7— полу-проводанковые, 2, 4, 8— тибридные, 3— прочие (племочные, пысаокерамические и т. д.). Второй элемент — две-три цифры, указывающие помер разработки данной серии. В сочетамии указывающе помер разработки данной серии, к историчалемити две зичения составляют вомер серии, к историчалемити— две букамы, обозна-

чающие функциональную полгруппу и вид микросхемы: РУ -оперативные ЗУ с управлением, РМ — матрицы ОЗУ; РЕ — масочные ПЗУ: РТ — программируемые ПЗУ: РР — репрограммируемое ПЗУ со стиранием информации электрическим сигналом: РФ — пеппограммируемое ПЗУ со стиранием ниформ: дни ультрафиодетовым светом: РШ — ЗУ на ЦМЛ: ИР — регистры. Четвертый элемент — попялковый номер разработки микросхемы в серии среди микросхем одного вида. При необходимости в обозиачение могут быть введены дополнительные буквенные индексы. Перед первым элементом для характеристики условий применения, материала и типа корпуса могут размещаться следуюшие буквы: К — общетехнического применения: Э — экспортиое исполнение: Р — пластмассовый корпус типа 2 (см. § 1.3); М керамический: металло- или стеклокерамический корпус типа 2: Е — металлоголимерный корпус типа 2; А — пластмассовый корпус типа 4; И - стеклокерамический корпус типа 4; Н керамический кристаллоноситель: Б — бескорпусное исполнение. После четвертого элемента может быть размещена дополнительная буква: А. Б. В и т. д., определяющая условия разбраковки микросхем по одному из функциональных параметров: быстродействию, потребляемому току и др. Примеры: КР565РУ6Б микросхема общетехнического применения в пластмассовом корпусе, подупроводниковая, серия 565, ОЗУ, разработка 6, типономинал Б. КМ1609РР11 - микросхема общетехнического применения в металлокерамическом корпусе, полупроводниковая, серия 1609, репрограммируемое ПЗУ со стиранием электрическим сигналом, разработка 11. К573РФ6А - полупроводниковая микросхема общетехнического применения, серии 573, РПЗУ со стираннем ультрафиолетовым светом, разработка 6, типономинал А.

1.2. Микросхема памяти как функциональный узел

Для характеристики микроссем памяти каждого вида и типа как функциональных узоло влектроиной аппаратуры иеобходимо знать, прежде всего, режимы их работы, управляющие сигналы, способы сопряжения с другими узлами аппаратуры, систему электрических параметров, их описание в зивчения. Указанный круг сведений необходим для -грамотного применения микроссем памяты в разработках электроиных устройств различчтения функциональных и принципиальных схем устройств с памятыю.

Рассмотрим микросхему памяти как «черный ящик», обратив основное внимание на назначение се выводов, внешние харакеристики и систему параметров для описания статического и динамического режимов. На рис. 1.5 — 1.7 приведены условные графические изображения микросхем памяти развих видю. ста"



Рис. 1.5. Условные графические изображения микросхем ОЗУ: a — статического с одворазрядной организацией 256×1 бит; b — статического с одворазрядной организацией 266×1 бит; a — диманийского с одворазрудной организацией 16364×1 бит

тических и динамических ОЗУ, ПЗУМ, ППЗУ и РПЗУ. Нетрудио увидеть общее и отличия в системе выводов микросхем памяти разных видов.

Сигиалы и соответствующие выводы микросхем можио подразделить на адресные, управляющие и информационые. Отдельную группу составляют выводы для подключения напряжеий источников питания. Обозначения сигнадов и выводов микросхем памяти, соответствующие ГОСТ 19480—74 [11], приведены в табл. 1.1. В кинге использован вариант международимх обо-



Рис, 1.6. Условные графические изображения микросхем ПЗУМ (а), ППЗУ (б)

Рис: 1.7 Условное графическое изображение микросхемы РПЗУ

Таблица 1.1. Обозначения сигналов (выводов) микросхем памяти

Обозначение			
международное	отечественное		
A	2		
C.	T		
CAS	CAS		
RAS	RAS		
CS	BM		
CE	P		
WR	ЗП .		
RD	CH		
W/R	ЗП/СЧ		
WE			
OE -	-		
D	_		
DI	U _{8x. **}		
DO	U _{est} , K		
ADIO	- wat, k		
DIO	Unx w/Unx w		
REF	PEL		
PR	ПР		
ER			
U.,	U _{n. n}		
Upp	Um		
0V	Общ.		
	MERAJVARPOAROO A C. C.S. RAS CS CE WR RD W/R WE OE D D D D D A D D D D D D D D D D D D D		

значений ввиду его широкого применения в справочной литера-

туре и в нормативно-технической документации.

Обратнися к рис. 1.5. а. на котовом представлено условное нзображение микросхемы статического ОЗУ К561РУ2. Число адресных входов Ао А (Ао — младший разряд) позволяет определять ниформационную емкость микросхемы: 28 = 256 бит.

Наличие одного информационного входа DI и одного выхода DO (прямого и ннверсного) указывает на одноразрядную орга-ннзацию мнкросхемы памятн: 256×1 бит.

Пля управления режимом работы предусмотрены два сигнала: CS (ВМ — выбор микросхемы) и W/R (запись-считывание), Управляющий вход CS является инверсным. Сигнал CS разрешает или запрещает обращение к микросхеме по информационным входу н выходу. В соответствин с табл. 1.2 наличие на входе СЅ сигнала с уровнем логической 1 однозначно определяет режим хранения. Прн этом выход принимает высокоомное состоянне, при котором он электрически отключен от приемника информации.

Таблица 1.2. Таблица истиниости К561РУ2

ES .	W/R	A ₀ A ₂	DI	DO	Режим работы
1 0 0	X 1 1 0	X A A	X 0 0 X	Z Z Z D,D	Храиение Запись 0 Запись 1 Считываяне

Примечание. X — произвольное состояние (0 млн 1); Z — высохоомное состояние: D — дамиме

Имея в виду, что обычно у микросхемы выход может ивходиться в одном из двух осстояний, соответствующих логическым 0 н 1, указанное высокоомное состояние называют третьым. Выходное напряжение в третьем состояния имеет уровень, равывающий образоваться высокомное замеченя выходного напряжения. Наличие у микросхемы выход ана три состояния указанами 1801 правом поле ее условного нзображения специальным закам 1802.

— выход на три состояния;

 — выход с открытым коллектором ОК п-р-п траизистора, с открытым стоком ОС (МДП-траизистора с п-каналом).

У некоторых микроскем памяти выход ммест незавершенирую структуру, отустствует нагружая в цепя эмиттера — выход с открытым эмиттеро — образод с открытым сольстором (ОА) мли в цепи коллектора — выход с открытый коллектором (ОА), вяжлогичец для МДП-транычестори: открытый исток или сток. Такие выходы могут принимать два осстояния — функциональное и высокомное. При включении микроскемы в схему обычно к ее выходам ОЭ или ОК подключают реактерныму вагружать.

Для обращения к микроскеме для записи нли считывания обращение сигнал БС в пучевым уровкем и сигнал БС в пучевым уровкем и сигнал БС в пучевым уровкем и сигнал на пут сигнал встатующим режиму уровкем: при записи —1, при считыва инн — 0. Из табл. 1.2 в надло, что в любом режиме вкод и выход развизавим, т. е. не могут влиять на состояние друг друга. Таким свойством обладают микроскемы с выходами на три соготояния.

Учитывая отмеченную особенность, можно объединять вход и выход микросхемы и подключать их к общей информационной шине, по которой информация подается к микросхеме и выводится из нее.

Для построення ОЗУ на микросхемах с одноразрядной оргаинзацией необходимо объединить микросхемы с тем, чтобы обес-

Таблица 1.3. Табанца истинности КР537РУ8

ČŠ.	, OE	W/R	A0 A10	DIO ₀ — DIO ₇	Режим работы
1 0	. X	X .	X A	Z 0	Храиение Запись 0
0	x	0	A	1	Запись 1
0	1	1	Α .	. Z	Чтение без выдачи
_ 0	0	1	A	D ₀ — D ₇	Считывание

Примечание, Х — произвольное состояние.

печить возможиость записи ниформации в ОЗУ, ее хранение и считывание в форме многоразрядного цифрового кода, т. е.

слова. Подробно этот вопрос рассмотрен в гл. 3.

Очевидию, решение этой задачи существению упрощается при использования микросске соловарной организацией. В обширной иоменклатуре микроскем статических ОЗУ микроскемы со словарной организацией представлены ограничениям числом типов. Один из них — микроскемы КР537РУВ — приведен на рег: 1.5, 6. Особенность микроскемы Сототот в том, что она имеет организацию 2048×28 бит и, следовательно, допускает записния считываеми информации В-разрадимых словами (байтыми). Причем входы и выходы совмещены и обладают свойством двунаправлениюй проводимость. Другая особенность порявлеениюй микроскемы заключается в наличии сигнала ОС разрешения по ваходу, т. е. разрешения считывания при маличин сигнала СS = 0.

Значения сигналов микросхемы, обеспечивающих ее работу в

том или другом режиме, приведены в табл. 1.3.

Заметим, что сигиал ОЕ ие является обязательным для микросхем ОЗУ со словариой организацией: мапример, у микросхемы К132РУВ с организацией 1К.У.4 бит этот сигиал отсутствует.

КЛЯЗЕРО С организацием ГКАЗ ОНГ ЭПОГ СИВВА ОТКУЛТЕРИЯ К Микросскемы диванических СЗЗ З напрямер виккросския мирарским статических СЗЗ Это обуспавнею инобисимостью мирарским статических СЗЗ Это обуспавнею инобисимостью развизации принудительной регенерации кранимой микросском информации, осуществляемой с помощью специальных виешиху устройств с ингервалом, определяемым периодом регенераций. Для микросскем серии К565 этот период равен 2 мс. Микроскемы дивамических СЗЗ в своем большинстве построемы с мудьтиплеккированием кода адреса: виачале в микросскму вводят код адреса стром Ад— Ад, фиксируя его из входиом регистре RG сгробирующим сигналом RAS, затем вводят код адреса столбца Аз— Ал, обиском честом стетстве стромочющим сигналом САS.

Число адресных выводов таким образом уменьшают вдвое: у микросхемы K565PV6 с информационной емкостью 16K бит

RKS	ČĀŠ	W/R	A	DI	DO	Режни работы
1 0 6 0	1 0 1 0 0	X X X 0 0	X X A A A	X X X 0 1	Z Z Z Z Z D	Хранение Хранение Регенерация Запись 0 Запись 1 Считывание

их всего семь. Как следует из табл. 1.4, функции сигиала CS выполияет сигиал RAS: для обращения к микросхеме необходим издевой угоровень этого сигиала.

В режиме регенерации микросхема работает по циклу «считывание-модификация-запись», находясь при этом в состоянии изоляции от информационных входа и выхода благодаря сигналу CAS=1. Следовательно, адресованы оказываются только строки. Это говорит о том, что регенерация ниформации происходит во всех ЭП строки. Перебирая адреса строк, устройство регенерации обеспечивает восстановление информации во всей матрице накопителя. Время, необходимое для регенерации информации в микросхеме, определяют произведением числа строк на время одного цикла регенерации, которое является параметром. Например, время шикла регенерации составляет 0.5 мкс Для регенерации всей информации необходимо 128 циклов, что составит 64 мкс. Если учесть, что период регенерации 2 мс. то нетрудно получить ту часть времени (в процентном отношении) в течение которого мнкросхема будет закрыта для обращения: это время составляет 3% общего времени работы микросхемы памяти

Микросхемы ПЗУМ (рис. 1.6, а) и ППЗУ (рис. 1.6, б) программируют, т. е. заиосят в них информацию предварительно, поэтому система сигналов соответствует возможности осуществления только двух режимов: хранения (невыбора) при СS=1

и считывания информации по адресу при CS = 0.

Микроскемы ППЗУ программирует пользователь с помощью программатора, подавая на выходиме выводы микроскемы интрильсы маприжения определенной аммлитуды и длитольности. Процедуру программирования осуществляют до установки микроскемы на свое место на плате. Подробно этот вопрос рассмотрень в гл. 5. Выходы микроскемы КР556РТ15 (рис. 1.6, 6) построены о скеме о ткрытытым коллектором. Такие выходы могут принимать только два состояния — высокоомное и наякоомное с уровием догического о. При подключения к приеминку информации необ-

Таблица 1.5. Таблица истиниести КР558РР2

C s	ÉÓ	A ₀ — A ₁₀	. DIO ₄ — DIO ₅	Upg	Режни работы
1	X	х	Z	U.*	Хранение (ие- выбор)
1 .	0	X	0 D ₀ — D ₂	18 B	Стирание
0	0	A	D ₀ — D ₇	(импульс) U.	Программиро- вание Считывание
			DE - D7	0,00	Счигывание

* U_{cc}=5 B.

ходимо предусматривать подключение к выходам минросхемы через резисторы источника напряжения питания.

Микросхемы РПЗУ со стиравием электрическим сигналом и назначение выводов (см. рис. 1.7). Одлако такое сходство микросхем РПЗУ узавлиных типов не является типичным: у большинства микросхем есть воздичия.

Микросхемы РПЗУ допускают иногохратное (до 10 тмс. раз) перепрограммирование пользователем. Поэтому к режимам хранения н считывания у этих микросхем добавлен режим программирования. Этот режим выполняют в два этапа: вначале стирают прежимою нибоомацию, а затем заносят номую.

Мікросчемь РПЗУ со стиранием электрическими сигналами, к котгорым отпосител микросчем КРБSВРРУ (рис. 17), позволяют выполнять операцию перепрограммирования, не синмая микросхему с печатной платы. Для стирания и программирования к выводам микросхемы необходимо подвести сигналы, указанные в табл. 1.5.

а также толь особенностью микросхем РПЗУ является наличие вывода для напряжения программирования. В режимах хранения в считывания это напряжение равно вапряжению питания, а при стирания и программирования его увеличивают до 18 В на время до 1 с. при стирания и вы 10 мс при запися. Таким образом, время на цикл перепрограммирования требуется значительное.

Стирание информации у микрослем глипа К573РФ2 (мазятие чене выводов взадотачно микрослеме КБ558РР2, указаниой на рис. 1.7) производят облучением кристалла мигрослем Ультрафилостовым слетом через коме в кранише корподъта для информации комером предоставля и помещать и комером предоставля и помещать и помещать и помещать и комером систомизком УФ издумения на время до 30 мин, после чего их можно программировать. Программироватье осуществляют так ме, как и микрослемы КБ58ВР2, с тем отличием, что дассь певе-

Таблица 1.6. Табанца истиниости K573РФ2

ĊS	ĒŌ	As Ass	DIO _s — THO ₇	Upg	Режин работы
11 1 1 1 1 O	X 1 0	X A A	$D_0 - D_7$ $D_0 - D_7$	25 B	Храненне (не- выбор) Программиро- ванне Коитроль
0	0	A	$D_0 - D_7$	Uce	Считывание

Примечание, Um →S B, время стеромях УФ 30 им

дусмотрен' еще режим контроля информации после программирования

Значения сигналов, необходимые для реализации режимов микросхемы К573РФ2, приведены в табл. 16.

Для микросхем с УФ стиранием присущ ряд особенностей, которые необходимо иметь в виду пря их практическом применении: наличие окиа в корпусе обусловливает чувствительность микросхемы к свету и возможность случайного стирания информашии; другая особенность — число циклов перепрограммирования ограничено несколькими десятками, в то время как у микросхем со стираннем электрическими сигналами это число достигает 10 тыс.

Электрические нараметры микроскем памяти разделяют на статические и динамические [11]. К числу статических параметров относят: напряжение питания Unat Unt | Unt |, мощность потреблемия Раст, напряжение и ток логического 0 входного (выходного) сигнала $U_{\rm ex}^0$, $I_{\rm ex}^0$, $U_{\rm exx}^0$, $I_{\rm exx}^0$, напряжение и ток логической 1 входного (выходного) снгиала U. Указанные параметры характеризуют возможность и степень обеспечения совместной работы микросхем памяти с микросхемами других видов и с функциональными узлами в составе аппаратуры. Для применения и эксплуатации микросхем памяти необходимо знать также предельные значения напряжений, токов и емкости нагрузки.

Динамические параметры характеризуют временные процессы в микросхемах памяти при записи, считывании, регенерации. программировании. В систему динамических параметров включают длительности сигиалов и «пауз» между ними (длительность восстановления), взаимный сдвиг между сигналами во времени. который необходим для обеспечения устойчивой работы микросхем. Поскольку в управлении микросхемой задействовано несколько различных сигналов, перечень динамических (временных) параметров значителен и разнообразеи, причем состав и число параметров существенно зависит от вида, а подчас и типа микросхемы: например, микросхема статического ОЗУ К561РУ2

нмеет 8 временных параметров, а микросхема динамического

ОЗУ Қ565РУЗ — 34 параметра.

Для характеристний динамики работы микроскем памяти широко используют временные днаграммы, которые определяют последовательность адресных и управляющих сигналов, их длительности и взаимый сдвиг. Динамические параметры для награзилости праеставления о них наисов ти в дременийе в награммы.

Пля примера обратимся к временным диаграмиам (рис. 1.6) произвольно выбраных единалов некоторого цифрового узаа с памятью: снятам А в выполняют функция управляющих, а сигнал D является выходным, причем появляется он по разрешающему зачечению сигнала В = 0. С помощью приведенных диаграмм раскроем содержание и структуру временных параметров микросхем памяти. Все многообразае этих параметров можно систематизировать, объединив их в следующие группы: а) паламетрых закаженной учинальности сигналов и

нитервалов между сигналами, например сигнала A: τ_A ;

б) параметры, характернзующие взанмный сдвиг сигналов, например сигналов А и В:

t_{ус В А} — время установлення снгиала В относительно А; t_{у В А} — время удержання снгнала В относительно А;

t_{г. А.В.} — время удержання снгнала В относительно В;

в) время цикла t_e—интервал времени между началами (окончаннями) сніўвалов на одном нз управляющих входов, напрімер A, в теченне которого микросхема выполняет одну функціню, например запнось t_e, в нли считывание t_e, с, г) время выболок і.—интервал времени между подачей на

 г) время выборки t_в — ннтервал временн между подачей на вход микросхемы заданного сигнала, например A, и получением




Рис. 1.8. Временные параметры микросхем памяти

на выходе данных D:t_{в A}; нередко в справочниках приводят несколько значений этого параметра, которые характеризуют задержку выходных ситналов относительно разных сигиалов уповъления.

Временные параметры указанных групп входят в перечень параметров всех янкросхем памятн. В дополнение к ним для микросхем динамических ОЗУ введен параметр пернод регенерации Трег, определяющий максимальный интегвал време-




Рис. 1.9. Временные диаграммы микросхемы статического ОЗУ

ии между двумя обращениями по каждому адресу для восстаиовления хранимой информации.

Перейдем генерь к рассмотрению временийх дивграмм реальмах микросхем статического ОЗУ К56 ГРУ2 (ркк. 1-9) и дивами-ческого ОЗУ К56 ГРУ2 (ркк. 1-10). Диаграммы на рис. 1-9 опи-сывают шкиль записи (слева) и считывания и миром. В съвет вы выполнять на пределативно в выполнять и выводам микросхемы вначале подводят сигнам кода адреса $A=[\Delta-A_1]$, сигнал записи V/R=1 и информа-




Рис. 1.10. Временные диаграммы микросхемы динамического ОЗУ в режиме считывания (заштрихованы области, где сигналы могут иметь любые значения: 0 или 1)

цнонный сигнал D. Затем устанавливают сигнал $\overline{\text{CS}}$ с задержкой во времени $\mathbf{t}_{\text{rc.BM.a}}$ относительно сигналов адреса.

Длительность сигнала \overline{CS} определяют параметром τ_{BM} . Кроме того, указывают длительность наузы $\overline{\tau}_{BM}$ в последовательности сигналов \overline{CS} , которую следует выдержать для восстановления потенциалов емкостных элементов схемы.

Сигналы адреса необходимо сохранить на время t_{ск. в. Вм.} после снятия сигнала СБ. В течение всего цикла записн t_{и. зв.} выход микросхемы находится в высокоомином (третьем) состояния

В цикле считывания порядок подачи сигналов тот же, что н прв записи, но при условин W/R=0. Время появления сигнала на информационном выходе DO определяют параметрами $t_{a,b}$ (время выбора) и $t_{a,b}$ (время выборки адреса), причем $t_{a,b}$ = $t_{a,b}$ + $t_{a,b}$ = $t_{a,b}$ = $t_{a,b}$ + $t_{a,b}$ + $t_{a,b}$ = $t_{a,b}$ + $t_{a,b}$

Микроссимы статических ОЗУ подразделяют по виду управляющих сигналов на асикхронные и тактируемые. Для тактируемы ОЗУ установлено требование подавать сигная СS импульсом. Важным моментом в этом требования вяляется то, что переход янкуроскемы в активнее состояние, валиси (сигнавания) происходит в момент поступления сигнала СS, т. е. по его положительному перепаду, если вход сигнала прямой, или отрицательному, если вход инверсный. Микроскема К561РУ2, временые дивтрамым которой рассмотрены, отмосится к группет тактивуркамых. Аспихронные микроскемы допускают подачу управлязоших сигналов уковатим на инпульсами.

Временийся дивграммы микросхем динамических ОЗУ имеют ряд существенных отличий от рассмотренных. Для примера ми ряд существенных отличий от рассмотренных. Для примера ми ряд существенных отличий от деятельных для примера колоры примера примера друки частьюми. В данном случае выязале водят 7-разрядный кол авреса строк А.—А. сопровождая его сигналом RAS, затем к этим же адресным вкодам подводят сигналы адреса стоябрам и сигналом САS. Параметром устанавленают вазанный савит об демени укразникых сигналом ститанавлениях сигналом устанавленают вазанный савит об демени укразникых сигналов.

Для обеспечения надежной записи сигналов адреса во внутренних регистрах необходимо удержать эти сигналы некоторое время относительно стробирующих сигналов $\overline{RAS}(t_{y.s.RAS})$ и $\overline{CAS}(t_{y.s.RAS})$

Смгнал $\overline{W}/R = 1$ при считывании следует подавать до сигнала \overline{CAS} или одновременно с ими. При окончании считывания этот сигнал снимают спустя время $t_{ca.cs.}$ сас.

Время, необходимое для выполнення микросхемой функции считывания информации по заданному адресу с учетом длитель-

ности восстановления состояния внутренних цепей $\overline{\tau}_{RAS}$, определяет зидчение папаметра t. ...

Споставляя временийе диаграммы для микроскем статического ОЗУ четурняю вийсть что бобогу обрасть и бобогу обрасть также премений к параметров, какого для микроскем К561РУ2 достативной писания всех режимор работы. Следовательно, перечени эме описания всех режимор работы. Следовательно, перечения рым описания всех режимор работы изминеских ОЗУ зикачительно изміний премения и премения и премения премения и премения премения премения премения премения премения и премения и премения и премения и премения премения и премения и премения и премения и премения и премения премения и премения пр

1.3. Классификация микросхем памяти по схемно-технологическим признакам

Микросхемы памяти изготавливают методами полупроводниковой технологии, мепользуя в качестве исходного макриала кремиий. Уже есть примеры микросхем памяти и на других материалах, мапример и арсениде галлия, на аморфизы полупроводниковых, на структурах «кремий на сапфире» и т. д. Одиако в иастоящее время кремиий остается основным матепналом.

Поскольку основным актинным прибором цифровых устройств маналется транямстор, то общеприятся при рассмотрения цифровых микроскем подразделять их на два класса по типу трык заксторной структуры: биноларяные микроссемы и МДП-микроскемы. Первые изготавливают по технологии бинолярных транзисторов, торове — МДП-транямсторов, торове — МДП-транямсторов.

Из направлений МДП-технологии получили широкое развитие технологии — р-каиальная (р-МДП), л-каиальная (л-МДП) и КМДП, а из биполярных — технологии ЭСЛ, ТТЛ, ТТЛШ, ИИЛ.

Биполярные технологические методы язготролегия цифровых микросхем классифицируют по схемотехническому признаку, а именно: по принцину реализации базовых логических элементотов змиттерно-связаниюй дология (ЭСЛ), транзысторно-гравноторной логики (ТТЛ) и ее современий разнованию дологим (ТТЛ) и се современий разнованию дологим (ТТЛ). Также названия технологических методов обусложения технологических методов обусложены технологических принципа положены по одной кау указанных технологий и поэтому имеют илого общего в свойствах.

Например, для микросхем ЭСЛ независимо от принадлежиости к той или ниой серни характерны такие свойства, каи высокое быстродействие, повышение энергопотребление, малый

Таблица 1.7 Характеристика технологий микросхем

Тип тек- нолюгин	Серни микросхем	Umr. B	Ulast. B	Usun. B	Umana, B	€ _{34, 9, 69} , HC	Poor, MBT
эсл	K1500 K500	-4,5 -5,2	-1,03 -0,98	-1,61 -1,63	0,1	1,4 2,9	16 11 34
ттлш	K1531 K531 K1533 K555	5	2,7	0,5 .	0,5	3,8 5 12 20	2,1 16 ··· 2,4 7,5
ттл	K131 K155 K134	5	2,4	0.4	0,4	11 19 100	25 2
лии	K541 K583 K584	1,5	0,5	و0,01	0,1	10010	10-4
кмдп	K176 K561 564 K537	9 315 5	7,7 Unar	0,5	6,9 2,5	200	10-3

огический перепад, отрицательная полярность капряжения питания. Эти свойства микроскем обусковлены тем, что в имх притания. Эти свойства микроскем обусковлены тем, что в имх примеры к неключенно режима насышения тразикторов. Типичные меры к неключенно режима насышения тразикторов. Типичные значения параметров базовых логических элементов, наготовленных про разным технологиям, приведены в табл. 17. Заметим, что серии микроскем, которые в качестве примеров указаны в табл. 17. сполежат в ключе составе микроскемы пламять.

 улучшение показателей последней в 4 раза по быстродействию и в 20 раз по энергопотреблению.

Отметим свойство совместимости микросхем ТТЛ и ТТЛІІІ иезависимо от быстродействия и принадлежности к той или другой серии по напряжению питания и значениям уровней напря-

жения логического 0 и логической 1

Уровни микросхем ТТЛ в настоящее время фактически приняты во всем мире в качестве единых уровней для микросхем независимо от технологии их изготовления и прииципа построения. Это означает, что микросхема, изготовленная, например по МДП-технологии, будет тем не менее иметь ТТЛ-уровни выходиых напряжений 0 и 1, т. е. 0,4 и 2,4 В соответственно, и входных напряжений 0 и 1: 0.8 и 2 В соответственно.

Очевидно, уинфикация уровней напряжений на входах и выходах разнородных по технологии мнкросхем способствует существенному повышению эффективности применения микроэлектроиной элементной базы в современной электронной аппара-

туре

Одним из перспективных направлений развития цифровых БИС является применение новых схемотехнических и технологических принципов формирования функциональных структур на базе элементов ИИЛ. Иначе такие элементы принято называть

приборами с инжекционным питанием [17].

Микросхемы ИИЛ характеризуются низким энергопотреблением (менее 1 мкВт на логический элемент), требуют низковольтного источника питания, имеют малый логический перепад и низкую помехоустойчивость. Благодаря малой потребляемой мощности и отсутствию в схемах ИИЛ дополинтельных резисторов и других компонентов удается реализовать высокую плотность размещения приборов в кристалле, т. е. высокий уровень интеграции.

Вместе с тем присущие элементам ИИЛ особенности не позволяют их использовать в обычном варианте конструктивного исполнення логических микросхем, поскольку требуются специальные меры по сопряжению с мнкросхемами других классов и по защите от помех. Поэтому основной областью применения технологии ИИЛ являются БИС микропроцессоров, БИС памяти и других сложных функциональных узлов. Такие БИС в основном состоят из схем ИИЛ, но по периферии кристалла содержат элементы ТТЛ нли ТТЛШ. Следовательно, по виешним электрическим характеристикам БИС на элементах ИИЛ не отличаются от микросхем ТТЛ и ТТЛШ и могут применяться совместио.

Технология р-МДП давио и хорошо отработана, однако имеет существенные ограничения в отношении повышения быстродействия микросхем. Кроме того, изготовленные по этой технологии микросхемы требуют двух-трех источников питания. Поэтому на смену технологин р-МДП пришла более перспективиая технология п-МЛП, в основе которой лежат конструктивно-технологические и схемотехнические решения на МЛП-транзисторах с п-каналом. Технологня п-МДП по быстродействию микросхем вышла на уровень технологии ТТЛШ и имеет перспективы дальнейшего совершенствования. При этом удалось существенно повысить уровень интеграции и свести число источников питания до одного, имеющего напряжение в большинстве реализаций 5 В. На основе технологии л-МДП выполнены серни К132, К565. К1809 и др. Такне мнкросхемы по входам н выходам совместимы с микросхемами ТТЛ и ТТЛШ, т.е. имеют ТТЛ входные и выхолиме уповин

По технологии КМДП изготовливают микросхемы на комплементарных траизисторных структурах. Комплементарной парой называют лва МЛП-транзистора с каналами разного типа проводимости. В этом смысле они являются дополняющими друг аруга. Отсюда и название таких структур. Если КМДП-транзисторы соединить последовательно по цепям сток-исток и подключить к источнику питания, то получни инвертор, входом которого являются соединенные затворы, а выходом будет точка соединення стоков явух транзисторов В таком инверторе в статическом режиме один из транзисторов закрыт и поэтому ток потребления пренебрежительно мал. Этим свойством КМЛП-инверторов обусловлено основное достоннство мнкросхем на нх основе малое энергопотребление (см. табл. 1.7).

Современная КМЛП-технология позволяет изготавливать микросхемы с низкой чувствительностью к изменению напряжения питання в широком днапазоне значений, в частности, микросхемы КМЛП многих серий сохраняют работоспособность при

изменении напряжения питания от 3 до 15 В.

Олно из современных направлений развития технологии КМДП базируется на применении в качестве подложки изолнрующего матернала— сапфира. Такая технология получила название «кремний на сапфире» (КНС). На сапфировую подложку наращивают кремнневые КМДП-структуры и соединяют их по требуемой схеме, например, в устройство памяти. При непользовании технологии КНС удается решить проблему уменьшения площади кристалла, необходимой для размещения транзисторов дополняющего типа. По технологии КМДП в кремнневой подложке с проводниостью л-типа для изготовления транзистора с л-каналом необходимо предварительно сформировать область о-типа, на что уходит дополнительная площадь кристалла, н, следовательно, снижается уровень интеграции микросхем. Кроме того, появляются паразитные емкости и гальванические связн внутри кристалла, что синжает быстродействие микросхем н может вызвать такне явлення, как «тиристорный эффект».

По технологии КНС транзисторные структуры изолированы сапфиром, поэтому их можно разместить близко друг к другу, так что лотери плошали кристалля и паразитыме эффекты умещь шаются, а быстродействые укаличивается. Но в КИС-технологии существует достаточно много ци-блем с обеспечатов с технологии и воспроизводимости. характеристик элементов, с технология и воспроизводимости карактеристик элементов, с технология с как один из перспективных технологий.

1.4. Микросхема памяти как конструктивный элемент

Микроскема памяти представляет собой полупроводниковый кристалл, заключенный в корпус, которыя защищает кристалл от воздействив виешней среды, обеспечивает необходимые электрические связи между кристаллом и виешими выводами, служит теллоотаром от кристалла. Корпус в зиачительной степени определяет надежность микросхемы, а также техиологию ее монтажа на печатную плату.

Используемые в иастоящее время корпуса микросхем имеют систему обозначений и габаритные размеры, соответствующие одному из двух стаидартов: ГОСТ 17467—79 [12], если корпус разработаи до 1979 г., и ГОСТ 17467—79 [12], если корпус

разработаи после 1979 г.

Корпуса микросхем по конструкции разделены на четыре типа по ГОСТ 17467—72 и на пять типов по ГОСТ 17467—19 четыре типа и которых аналогиять типов по ГОСТ 17467—19 четыре типа и которых аналогиять типов по ГОСТ 17467—19 четыре типа и которых аналогиять по выводами, перпецикуляриями плоскости основания и полеженнами в пределах ларимии плоскости основания типа пресмети конструкта, Корпус второго типа пределах разводы выходят из боковых стором и изотнутичеств тем, что выводы выходят из боковых стором и изотнутичеств тем, что плоскости основания. Тамие корпуса в интературуемного замие плоскости основания планарим с выводами, расположенными паралалельно плоскости основания (планариме выводы). Корпус пятого типа — прямоугольный с выводами в виде контактных площадок.

Микросхемы памяти конструктивно оформлены преимущественно в корпусс авух -тноле» горого (рис. 1.11) и четвертого рис. 1.12. Каждый из указаниям том корпусов имеет дав подтипа, отличающихся расположением корпусов корпусс отпосительно основания: корпус подтипа 21 (рис. 10) морпуса отпосительно основания: корпус подтипа 21 (рис. 10) морпус подтипа по дава ряда выводов, расположенных в шахматном порядке, корпус подтипа 41 (рис. 1.12) ямеет выводы по одному ряду из лаух боковых сторои, а подтипа 42 — из четырск обковых сторои.

Ииформация о принадлежности корпуса к тому или другому типу и подтипу содержится в его условном обозначении. В соот-






Рис. 1 11 Коопус типа 2

Рыё 1 12 Корпус типа 4

ветствии с ГОСТ 1/467—79 обозивчение состоит за шибра типоразмера корпуса, включающего подтип коюртез и порядковый момер типоразмера, двух последующих цору, указывающих на число выводов и въемера последующих цору, указывающих на число выводов и ответству стандарту, в обозначении отсутствует устандарту, в обозначении отсутствует устандарту, в обозначении отсутствует (см. рис. 15. д) оформлена в корпус 2107.1844— это прямоугольный корпус типа 2, полтипа 21, типоразмера 07, имеет 18 выводов, относится к 4-й модификации корпусов этого типоразмера; ођ микросхема КЗЗТРУИ имеет корпус 402.16-8— прямоугольный, типа 4 (с планаридми выводами), типоразмера 02, с 16 выводами, 8-й модификации.

. Установлены следующие размеры шага познций выволов [12]: для корпусов типа 2 — 2,5 мм; для подтипа 22 — 1,25 чм и 2,5 мм; типа 4 — 1,25 и 0,025 мм. Нумерация выводов пачинается от клоча (см. рис. 1.11, 1.12), который представляет собой либо отметку на корпусе, лябо специфическую, форму первого вывода.

Пля обеспечения належной работы микросхемы необходимо обеспечнаять отвод телла от кристалья через кортус в окружающую среду, чтобы температура элементов схемы не превышала определенного значения. По телловому режиму любую микросхему характеризуют тремя факторамів, которые необходимо знать при проведения телловых расчетов: рассенваемой мощностью, рабочним температурными пределами и телловом сопротивлением корпуса. Вытуреннее телловое, сопротивление зависит от размеров и материалов корпуса, но ме зависит от площади поверхности корпуса не способа отвода телла. Низкое телловое сопротивление зависит от площади поверхности корпуса не способа отвода телла. Низкое телловое сопротивлением корпуса обеспечивает сравнительно ме-высокую температуру кристалла и высокую надежность функционорования микроссем.

По варианту исполнення в отношении используемых материалов корпуса подразделяют на следующие типы металлостек ляниые, металлокерамические, керамические и пластмассовые Указанне на варнант исполнення микросхемы содержит ее условное коловое обозначение (см. § 1.1).

ное модиос обозначение (см. у 11);
Металлостеклянные корпуса состоят из стекляниого или металлического основания с изоляцией выводов стеклом и металлической крышки. Они рассчитамы на сравнительно невысокие уровни рассеиваемых мощностей, и поэтому их применяют в основном для конструктивного оформления микросхем малой основном для конструктивного оформления микросхем малой расправность в применения применения по применения и по применения и по применения применения по применения по применения примен

степенн нитеграции.

Пластмассовые корпуса формируют в процессе запрессовки в пластмассу полупроводинкового кристалла, предварительно смонтированного на метальнуеской рамке с выводами. Выутри корпуса естранявают алюминевую пластину, выполняющую рольтеплового растекателя. При такой коиструкции тепловое сопретеплового растекателя. При такой коиструкции тепловое сопретеплового растекателя. При такой коиструкции тепловое сопретепловение при таком коиструкции тепловое сопретепловение при таком коиструкции тепловое сопретепловение пределающим правительного деятельного для мироссом, предназначенных для применения в облегченных температурных и
климатических условиях,

Металлокерамические корпуса состоят из керамического основания и металлической крышки. Все части керамических корпусов изготавливают из керамических материалов. Эти два типа корпуса имеют существение более изкоге телловое сопротивление по сравнению с пластимассовыми. Поэтому они способим рассенвать значительные мощности (ло нескольжих ватт) и широко применяются для комструктивного оформления микроскем повышенного уровня интеграции, в том числе БИС памяти. Недостатком керамического корпуса является относительно выморительно выморительно выморительно выморительно выморительно выморительно выморительно выморительного пределений стеду предостату в пр

Промышленность выпускает, иаряду с обычными, миниатюрные корпуса типа 2 с укороченными выводами, отформованными так, что монтаж микросхемы можно осуществлять непосредственво на контактные площадки платы. Площадь, занимаемая таким корпусом, в 8 раз меньше обычного DIP-корпуса. Получают все более широкое распространение кристаллоносители — корпуса с бывадратной формой оскованняя и выводами в форме контактиких

площадок по периметру корпуса.

Далыевшее совершенствование корпусов связивают с созданием плоских конструкций из много-слойной керамики с узкимивыводами, безвыводных корпусов с матричими расположением контактики лошадок и кристалоноси-теней с шагом до 0,6 мм, а также корпусов с повышенной мощностью рассеяния (до 12 Вт) и большим числом выводов (300 и более).


Глава 2

МИКРОСХЕМЫ ОПЕРАТИВНЫХ

2.1. Микросхемы статических ОЗУ

Типичмый вариант структурного построения микроскемы статического ОЗУ привлеме на рис. 21. Для примера выбрана сравнительно несложная микроскема памяти К56 IPV2 (564PV2) семостью 256 бит. Условное графическое взображение микроскемы представлено на рис. 1.5. а. Структурная скема включает выполнение не асимом кристалае кремния матрицу закопителя, ашифраторы кола апреса строк Ар. — Аз (Ар. — младший разрял) и столбово А. — А. , клочи выбора столбово и устройство вводавымо (УВВ). Режимом микроскемы управляют сигиалы СS (Выбор микроскемы) и УЛ (Запись-счатывание).

Матрица иакопителя содержит 256 ЭП, расположенных на пересечениях 16 строк и 16 столбцов. Каждый ЭП представляет собой статический тритгер, который может быть реализован из основе биполярных или МДП-траизисторов. Это зависит от технодогии изготовления микросхем. В двином случае микроскема






Рис. 2.2. Статический элемент памяти

К561РУ2 изготовлена по КМДП-технологии, поэтому ее основу составляет триггер (рис. 2.2) на МДП-транзисторах дополняющего (комплементарного) типа, имеющих каналы разного типа проводимости: VT1, VT2 — каналы п-типа, VT3, VT4 — каналы р-типа. У триггера два парафазных совмещенных входа-выхода, Ключевыми траизисторами VT5, VT6 триггер соединей с разрялиыми шинами РШ1, РШ0, по которым подводится к триггеру при записи и отводится от него при считывании ниформация в парафазной форме представления: РШ = D. РШ = D. Ключевые транзисторы затворами соединены с адресной шиной (строкой). При возбуждении строки сигналом выборки X=1, снимаемым с выхода дешифратора адреса строк, ключевые траизисторы открываются и подключают входы-выходы триггера к разрядиым шинам. При отсутствии сигиала выборки строки, т. е. при X=0, ключевые траизисторы закрыты и триггер изолироваи от разрядных шии. Таким образом реализуют в матрице режим обращения к ЭП для записн или считывания информации и режим хранения ииформации

ILis сохранения информации в тритгере необходим источник питания, τ . с тритгер рассматриваемого типа является мерто-зависимы. При наличия питания тритгер способеи сохранять сосе состояний, При наличия питания тритгер способеи сохранять сосе состояний, высос состояний, в которых может изходиться тритгер, его приводит сигиалы, поступающие по разрядимы пинама в режиме записи: при D = 1 ($\text{PIL}_1 = 1$), $\text{PIL}_2 = 0$) YII_1 , Ч._4 , открыты, VIZ_2 , VIZ_3 закрыты, при D = 0 ($\text{PIL}_1 = 0$), VII_4 , Ч._4 , открыты, VIZ_2 , VIZ_3 закрыты, при D = 0) ($\text{PIL}_1 = 0$), $\text{PIL}_3 = 0$), TRI_4 , открыты PIL_3 васарства в высокомном состояния и принимают потециалы плеч тритгера, пережомном состояния принимают принимают

схемы DO, DO. Прн этом хранящаяся в трнггере информация

не разрушается.

Особенность КМДП1-триггеров заключается в том, что в режиме хранения они потребляют незамительную мощность от источника питания, поскольку в любом состояния триггера в той нан другой его половие одни транямстро, верхинй вам инжиний, закрыт. В режиме обращения, когда переключаются элементы матрицы, дешифраторы и другие функциональние узлы микроскемы, уровень ее энергопотребления возрастает на два-три поляния.

Для обращения к микросхеме для запися 0 или 1 следует подается тут информацию ко входу DJ, подать код адреса А[A₀ — A₁], разрешающий сигнал СŞ и сигнал W/R соответствующий режиму записи (см. таба. 1.2). При умазанных сигнал козбукадется заданная строка X₀, выбранная дешифратором аль мозбукадется заданная строка X₀, выбранная дешифратором волуждается один из выкодом У, дешифратором код волуждается один из выкодом У, дешифраторо кода адреса столбцов и, открывая соответствующие траняеторы VT₀, VT₀ в блоке ключей выбора стлолбца, коммутирует выбранный столбец на УВВ. Доступ к разрядимы шимам этого столбца со сторомы УВВ обеспечает сигнал СS—1, открывающий ключи VT0 и VTI. Настройку УВВ и прием сигнала со входа DI осуществляет сигнал (С=1), открывающий ключи VT0 и VTI. Настройку УВВ и прием сигнала со входа DI осуществляет сигнал сигнала (С=1).

Обращение к микросхеме для считывания происходит анало-

гичио, но при значении сигиала W/R=0.

В большинстве микросхем памяти УВВ содержит выходиой ключевой усилитель-формирователь, способный принимать три состояния: два функциональных, соответствующих 0 или 1, одно высокомиюе (третье) состояние. В третьем состояния




Рис. 2.3, Инверторы на КМДП-транзисторах.

— с выходом не тои состояния; б — с защитной целью на входе

выход практически отключен от приеминка информации, например информационной шины. Пример такого элемента привелен на рис. 2.3, а. Элемент представляет собой инвертор на траизисторах VT1, VT2, дополненный двумя ключевыми траизисторами VT3. VT4. обеспечивающими реализацию третьего состояния выхода. Состоянием ключей управляет сигнал V: при V=0 оба ключа закрыты и выход находится в высокоомном состоянии. при V=1 ключи открыты и схема- выполияет свои функции инвертора, передавая на выход DO микросхемы информацию считаниую с выбранного ЭП. Сигнал V формирует внутренияя схема, придавая ему значение, определяемое сигналами CS и W/R: если рассмотренный выход реализован в микросхеме, работающей в соответствии с табл. 1.2. то V = CS + W/R При налични еще одного стробирующего выход сигнала ОЕ=0, как у микросхемы КР537РУ8, условие управления выходом запишет-СЯ В ВИДЕ: $V = \overline{CS + W/R + OE}$ ИЛИ $V = CS \cdot \overline{W}/R \cdot OE$.

Наличие у микросхемы выхода на три состояния позволяет соединять информационные вход и выход для подключения их к

единой информационной шине.

Работу микросхемы статического ОЗУ в динамическом режиме изплострирует временийе диаграммы, представление на рис. 1.9. Днаграммы определяют последовательность подачи адресных и управиляющих ситилов при записи и считывания и длительность ситилов: время цикла записи-сфитывания и длительность ситилов: Св. (выбора микросхемы) Там, и паузы между цими т_{вм}, время установления ситила СS относительно дарсе 1, 2, 20, 2, время сухрамения двеса поосте ситилов СБ с_{к. 2, 8, м.} время сухрамения двеса посте ситилов СБ с_{к. 2,8,м.} время сухрамения двеса посте ситилов СБ

Спарует обратить внимание на требование к форме сигналю управления СS и W/R В В 1.2 отменеро, что у асиккронных статических ОЗУ эти сигналы могут быть поданы в форме уровней наприжения, соответствующих О или I в зависимости от режима, а у тактируемых — в форме импульса, причем требование милульсного представления отиоситего обично к сигналу СS.

Микросхема Кбб IPУ2, времение диаграммы которой приведены иа рис. 1.9, относится к группе тактируемых. Этой же группе принадлежат микросхемы серин К537, ряд микросхем серин К132 и др. Миогие микросхемы статических ОЗУ являются асикроиными. Для инх заичительнам часть временика, параметров, характеризующих длительности управляющих сигиалов и их временийе дляни, и ерегламентировани.

Надо учитывать также, при каком зиачении сигиала выполияется инициируемая им функция: например, запись информации в микроскему К561РУ2 происходит при сигнале W/R=1 (см. рис. 1.9), а считывание— при W/R=0, для микросхемы серии К537 и других серий необходимы обратиме эначения сигнала W/R при выполнении этих же функций: W/R=0 при записи/W/R=1 при считывании. Указание на витивное значение сигнала содержит его обозначение: если есть знак инверсии, то активным значением влаятестя 0, если нет, то 1.


Рассмотрениям структурнам схема (см. рис. 21) представляет собой пример реализации статических ОЗУ со одпоразрядной организацией. Этот тяп микросхем преобладает в предмеженной поменлатуре микросхем преобладает са 2.1. В структурном поменлатуре микросхем преобладает са структурном структурном

Таблица 2.1. Характеристики серий микросхем статических ОЗУ

Серия	Емхость, бит	t _{u an (co)} , no	Unar. B	Р _{дот} . Вт	Выходиме урожни	Технология
K500	16×4, 64×4	40	-5,2	0,61,1	9СЛ-09	ЭСЛ
	IKXI, 4KXI					
K1500	64×4, 1K×1	945	-4,5	0,61,1	ЭСЛ-0Э	эсл
K541	4K×1, 16K×1 4K×1, 1K×4	100170	5			
I FUA	8K×1, 16K×1	100170	5	0,30,5	ТТЛ-3 **	иил-ттл
K132	1K×1, 1K×4	5585	5	0.40.9*	ТТЛ-3	п-МДП
	4K×1, 16K×1	0011100		0,40,5	1121-3	п-тдп
	64K×1					
K1809Py1		400	5	0,4	ттл-з	п-МДП
K537	1K×1, 4K×1	110500	5	0,020,2*	ТТЛ-3	КМДП
7/104	2K×8, 1K×4					_
K134 K185	IKX1	1000	5	0,6	ттл-ок	иил-ттл
1/100	64×1, 1K×1 256×1	300500	5	0,4	ттл-ок	иил-ттл
K581	2K×8, 4K×4	120200	5	0.4*	ттл-з	кмлп
K155	256×1, 1K×1	4590	5	0.9	ТТЛ-ОК-3	ТТЛ-ЭСЛ
K561	256×1	800	6-12	0.15*	КМДП-3	КМДП
K176	256×1	900	9	0,02	КМДП-3	КМДП
K565	1K×1	450	5	0,4	ттл-з	п-МДП

Примечание. Выходяме уровии 1/0 ЭСЛ. —1,04 В/—1,6 В; ТТЛ: 2,4 В/0,4 В; КМДП: U_{mr}/0,01 В.

В режиме зранения потребляемая мощность снижлется в 1000 риз у микрослем серия К537, в 50 раз — у К561, а 3—5 раз — у К132, К581
 Виско, из три состоямия



организацией

считывания, устройство управления и устройство ввода-вывода. Условное изображение микросхемы приведено на рис. 1.5, б. В качестве ЭП применен триггер на КМДП-траизисторах (см. рис. 2.2).

Накопитель разбит на восемь секций по 128×16 ЭП в каждом. Четыре младших разряда кода адреса $A_0 - A_3$ выбирают по одному столбцу в каждой секцин и коммутируют их с УВВ.

Управление устройством ввода-вывода осуществляют сигнадых СS. ОЕ и W.R. предварительно обработанные устройством управмения. В соответствии с таба. 1.3 в завысимости от зацений управмения. В соответствии с таба. 1.3 в завысимости от зацений управмений к сигналов микроскема может работать в одном из трех режимов: записы, считывания и может работать в одном из трех режимов: записы, считывания и мерез УВВ и усмлитель записы-считывания информация в заворанию ученки памяти. При сигнывания информация из выбраний ученки памяти поступает на УВВ и через него — на высоды. Сагнад разрешения выхода об позволяет в режиме считывания запрешать вывод информации за при ОЕ позволяет в режиме считывания запрешать вывод информации; при ОЕ — 1 входы-выходы принимают третье (высокомное) состояние, так что знформация на выходах отустствиу.

В режиме хранення потребляемая микросхемами от источника питания мощность снижается более чем в 1000 раз

Номенклатура отечественных микросхем статических ОЗУ достаточно представительна и разнообразна, чтобы удовлетво-

Таблица 2.2. Динамические параметры микросхем серии К537 в днапазоне температур — 10 ... + 70° С. ис

Тип микро- схемы	1 _{и. ээ} (сч)» не менее	1 _{в ВМ} - не более	тус вы а- ис исиее	не менес	нс женее —	t _{сх в ВМ} - ис менее
РУІ А	1300	900	200	900	400	200
Pyl B	2000	1400	300	1400	600	300
PVI B	4000	2800	600	2800	1200	600
РУ2 А	500	390	20	390	110	90
РУ2 Б	670	560	20	560	_	90-
РУЗ А	. 290	300	40	230	60	20
РУЗ Б	210	200	40	150	60	20
РУ6 А	. 340	220	- 20	220	120	100
РУ6 Б	530	400	20	400	130	110
РУ8 А	350	200	70	220	130	60
РУ8 Б	530	400	70	400	130	60
РУ9 А	400	220	20	220	180	160
РУ9 Б	580	400	20	400	180	160
PY10	180	170		-300		· =
PY13	200	200			-	_
Py14 A	110	110	25	70	-	/25/*
РУ14 Б	180	180	35	130		/35/*

Примечание Микросхемы КР537РУ13 К537РУ14 А Б = асвихронные остальные такти-

рить шкрокий круг требований (таба. 2.1). Она включает серци нанбоасе быстроайствующих микроссие паяти, выполненных по текнологиям ЭСЛ (К500, К1500), п.М.ПП (К122), ТТЛ (К155), с временем цикка обращения от 9 до 90 кг. и серин КМДП-микросхем со сравнительно мебольшим быстроайстваем ("засы—100. —800 кг. но существенно меньшим уроваем потребляемой мощности: К537, К581, К561, К176, ЭТа особенность КМДП-микросхем обуслованявает их перспектавность для применения в устройствах с существению ограничениям знергоресурсом, а Также для построемия внергомесявленстьмы сом.

Наиболее развитым функциюнальным составом из серий КМДП-имкроскем облавает серия КВЗТ. Место этой серии среди других по отдельным характеристикам видио из таба. 2.1 Более подробные сведения о пей приведены в таба. 2.2 функциональный ряд серии включает более 15 типов микроскем, отличающих сег информационной емкостью (от 1024 ло 16 384 бит), организацией (одноразрядияя и байтовая), быстродействием (более чем в 5 раз), уровнем потребляемой мощности. Имеются отличны и в системе управляющих сигналов и в коиструктивном оформлении (таба. 2.3). Назамаечие выводов корпусов микроскем серии ими (таба. 2.3). Назамаечие выводов корпусов микроскем серии (таба. 2.3). Назамаечие выводов корпусов микроскем серии стаба ст

К537 указано на рнс. 2.5.

^{*} Вреия сохранения одреса относительно сигнала завици (tor a se)


Таблица 2.3. Корпуса микросхем серий К537, КР537

Тип инкросхены	Енхость, бит	Тип корпуса	Размеры, им	Назначение выводов
К537РУ1	1K×1	402.16-18	12×9.4	Рис. 2.5, а
KP537PY2	4K×1	2107 18-4	23×10	Рис. 2.5, 6
KP537P¥3	4K×1	2107.18-4	23×10	Рис. 2.5. в
КР537РУ6 '	4K×1	2107.18-4	23×10	Рис. 2.5, 6
KP537P¥8	2K×8	239.24-2	31,5×15	Рис. 2.5. г
K537PY9	2K×8	239.24-2	31,5×15	Рис. 2.5, г
KP537Py10	2K×8	239.24-1	27,5×15	Рис. 2.5, ∂
KP537PV13	IK×4	2107.18-1	22,5×10	Рис. 2.5, ж
K537PУ14	4K×1	427.18-2	13×12,5	Рис. 2.5; е

общими свойствами микросхем серии К537 являются: единое мобятивленен штания Б В, ТТЛ-уровин входимх и выходимх сигиалов, амход с тремя состояниями, высокая помежустойчивость, допустимая значительная емкость нагрузки (200 пФ и более), небольшое зиергопотребление, причем при хранении почти на три порядка меньше, чем при обращении, способность сохранить записаниум информацию при понижениюм до 2... 3 В

напряжении питания.

Эту способность КМДП-микросхем всех серий широко используют для придания устройствам памяти свойства энергоиезависимости, т. е. свойства сохранять информацию при сбоях и отключении питания. С этой целью в блоке статического ОЗУ к выводам питания микросхем через ключ, например полупроводинковый диод, подключают инзковольтный буферный источник питания с напряжением 2 ... 3 В. При нормальном режиме питания днод закрыт, а при выключении основного питания диод открывается и подключает к микросхемам буферный источник напряжения. В это время следует обеспечить изоляцию иакопителя по информационным цепям запрещающим значением уровия на входе CS, чтобы не повредить хранящуюся информацию. Для увеличения времени сохранения информации в аварийном режиме необходимо синжать ток потребления микросхем. повышать емкость низковольтных малогабаритных элементов питания и уменьшать ток их саморазряда. Например, расчетное время сохранения информации микросхемой КР537РУЗА при работе от гальванического элемента СЦ-32 (1.57 В, 110 мА-ч) с учетом саморазряда элемента составляет тысячи часов. Некоторые микросхемы статических ОЗУ зарубежного производства снабжены встроенными в корпус гальваническими элементами. как, например, микросхема МК48Z02 (информационная емкость 2К×8 бит) с двумя литиевыми элементами. В этой микросхеме на одном с ОЗУ полупроводниковом кристалле изготовлены устройство индикации уровия напряжения питания и устройство



переключения питания на резервное. Расчетное время сохранения информации в аварийном режиме составляет десятки лет. Известны разработки таких же микросхем памяти с емкостью 8К и

32К байт [20].

В устройствах памяти на микросхемах серни К537 для снижения потребляемой мощности следует предусмотреть возможность автоматического переключения питания микросхем в режиме хранения с основного источника 5 В на маломощим

буферный источник напряжения, который обеспечивает питаиие только микросхем ОЗУ из уровие, достаточном для сохранения информации. Для микросхем К537РУ1, КР537РУ8 долукается синжать иапряжение до 3 В, для микросхем КР537РУ4, К537РУ14—до 2,2 В. Наименьшую мощность от иняковольтиют источника питания потребляют микросхем К7537РУ4, К537РУ14—до 2,2 В. Наименьшую мощность от иняковольтиют источника питания потребляют микросхемы КР537РУ3А (11 мкВт), К537РУ13 и К537РУ14 (100 мкВт).

Мікросхемы на МДП-транзисторах любого типа чурствительных воздействию статического зактиричества й-за высокого входного сопротивления. Даже кратковремение повышение входного напряжения с недопустимо высоким уровием может вызвать электрический пробой тоякого слоя подазтворного дивызвать электрический пробой тоякого слоя подазтворного дизакетрика. Для защиты от вредного воздействия перенапряжения все входы микросхем защищают диодно-резистивными цепями, встроеними витуть кристала (см. рис. 23, б). Защитиме цепя построены по скеме последовательного селинения двух диодов УDI, VD2 и токого раничивающего резистора R. От воздействия VDI, который петеньного потенциала на входе защищает диод VDI, который привежения питений фиксирует яходное напряжение VDI, который привежения питений фиксирует яходное напряжение им уровке напряжения питеньного потенциала открывает диод VD2, который ограничающег от для микросхемы уровяем.

Для миогих типов КМДП-микросхем, и в частности для микросхем серии К537, существует опасность теплового пробоя p-л переходов в кристалле из-за «тиристориого эффекта».

Сущность этого явления заключается в том, что при повышении напряжения в шине питания до 11 ... 12 В из-за броска тока при включения и выпяния индуктивностей шив, а также при превышении вклюцами сигналом напряжения питания ввутри кристалла активизируются паразитые биполярные структуры и из-за иваличия положительной обратиой связи по цеяли токов утечки может повяться эффект иеуправляемого нарастания тока стока, близкий по механизму к акалогичному экъенно в тиристорах в момент их переключения. Покольку в КМДП-структурах отсутствуют токоограничивающие резисторы вагрузки, то нарастание гока приводит к развитию теллового пробоя в кристалле и, как следствие, к иеисправности микроскемы.

С повышением уровня витеграции микросхем опасность возникловения в них тиристорного эффекта увеличивается. В некогорых типах микросхем рассмогренный эффект практически не наблюдается, в частности в микросхемах серий К561, 567 в некоторых микросхемах серии К537, например КР527РУ6 и др. В структурах этих микросхем сформированы так мазываемые котранные кольшах, шунгирующие паразитные траняксторы и за котранные кольшах, шунгирующие паразитные траняксторы и за

Таблица 2.4. Таблица истинности

Таблица 2.5. Таблица истиниост КР537РУ2 (РУЗ, РУ6, РУ14)

KP5	37PY1					KP5	3/482	(120,	P30	, 13	17)
ÇS	W/R	AA.	DI	DO	Режим работы	CS	W/R	"A	DI	DO	Режин работы
0	Х	Х	Х	Z	Хранение	1	X	Х	X		Хранение
1	1	A	0	1	Запись 0	0	0	A	1		Запись 1
1	1	A	1	0	Запись 1	0	0	A	0		Запись 0
1	0	A	X	D	Считывание	0	1	A	X	D	Считывание

счет этого устраияющие тиристориый эффект. Для тех микросхем, у которых защита отсутствует, необходимо предусматривать конструктивные меры предупреждения тиристорного эффекта: синжать индуктивность шин питания, не допускать близкого расположения с сильмогочимым инкросхемами и т. д. [16].

При применении микроскем памяти, изготовлениях по КМДП-технологии, в частности микроскем серин К537, необходимо собилодать порядок включения питания и подачи входных сигналов: вначале должно быть включено напряжение питания, При выключении блока ОЗУ следует сиять входные сигналы (адресные, управляющие и информационные) и эатем отключить источник напряжения питания. Необходимо обеспечнъть также выполнение условия, по которому мапряжение сигналов не должно превышать вапряжения питания микросхемы.

Микросхемы серии К537 работают в режимах записи, считывания и хранения. Значения сигналов в названиях режимах указаны в табл. 2.4 для микросхемы К537РУI, в табл. 2.5 для микросхем КР537РУ2, КР537РУ3, КР337РУ6, К537РУ1, К9 в табл. 1.3 для микросхем КР537РУ8, К537РУ9, К9537РУ10, К

табл. 2.8 для микросхемы КР537РУ13.

Сравиение динамических параметров микросхем, представлениях в табл. 2.2 показывает, что в серии К537 изибольшим бысгродействием обладают микросхемы КР537РУ10 и К537РУ14 и КР537РУ13 являются асиихромиными. За этим исключением все микросхемы серии К537 являются тактируемыми: в режимах записи и считывания необходимо сигна С5 подавать вмигульсом, а сигнал Wf может иметь форму уровия напряжения или, мипульса, как показано иа времениях диаграммах из рис. 2.6.

В режиме считывания информация на выходе появляется спустя время т.в. вы после отрицательного перепада ситиала СЅ (рис. 2.6. б). Время выборки адреса будет состоять из 1. вы и

tyc вм'а, значения которых приведены в табл. 2.2.

Микросхемы КР537РУ8 и КР537РУ10 имеют дополиительный управляющий сигиал ОЕ (Разрешение по выходу): при подаче этого сигиала одновремению с сигиалом СS отсчет времени появления сигиала ведется от отрицательного перепада сигиала




Рис. 2.6. Временные днаграммы микросхемы КР537РУ2 в режимах записи (4) и считывания (6)

CS = ОЕ. Существует возможность стробирования выходной информации сигналом ОЕ. подаваемым с некоторой задержкой относительно сигнала СS. В этом случае при ОЕ=1, т. е. до момента подавательно сигнала, выходы находятся в третьем состоянии заме этом сигнала. Выходы находятся в третьем поступения сигнала ОЕ сих таба. 13. Только в момент поступения сигнала ОЕ мыходы переходят в функциональное состояние: спустя время 1, де на выходях поляните систивавемая информация. В этом режиме время выборки апреса определяют соотношениями: 1, де = 1, де в = 1, де де на на 1, де де на 1, де на 1

Микроскема КМ88/РУБ В. В. Гтакже выполнена по КМДПтехнологии. Она представляет собой статическое асинхронное ОЗУ емкостью 2К-ХВ бит. Конструктивно оформлена я корпусе 2120.24-11. назнячение выводоло идентично микросхемым КР537РУВ и К537РУВ рис. 25, г). Таблица истиниости соответствует табл. 13. Электрические характеристики микросхемы приведены в табл. 21. Седгует добавить, ито микросхемы приведены табл. 21. Седгует добавить, ито микросхемы пруречщирована по группам Б. В. Г по значению временийх параметрои: время цикла записи (считывания) составляет 120 ис (Б); 150 ис (Т), т. е. микросхемы группы Б обладают манбольщим быстродействем. Выходяют том 4 мА. Выход поманбольщим быстродействем. Выходяют том 4 мА. Выход по-

строен по схеме с тремя состояниями.

Серия К132 состоит из микросхем статических ОЗУ высокого быстродействии: время дикла обращения для большинства микросхем лежит в днапазоне значений 55. ... 85 ис (табл. 2.1). Микросхемы выполнены по п-канальной МДП-технологии и отличатоте разнообразнем в отношении структурных и семотехничестоте разнообразнем в отношении структурных и семотехничес-

Таблица 2.6. Динамические параметры микросхем серий К132, КР132, КМ132, - нс (в диалазоне температур — 10 ... +70° С)

Тип минроскемы	t _{IL 30} (cv)	t _{p. p}	Lex DI se	τ ₃₈	TBM	ty.a. BM	P _{net} , Br
РУ2А	650	650	. 100	400	_	-	0,4
РУ2Б	950	950	100	400	-	_	0,44
РУЗА	75	75	10	55	-		0,66
РУ3Б	75	125	10	55	-	-	0,55
Py4A	55	33		-	33	5	0,47
РУ4Б	100	70		1	70	5	0,47
Py5A	85	85	10	55	70	-	0,9
РУ5Б	120	120	. 10	60	105	-	0,9
РУ6А	75	45	10*	25	45	25*	0,44**
	140*				106*		
РУ6Б	120	70	- 10	40	70	40 -	0,44
	200*	-		1	146*		1
РУ8А	. 70 .	70	. 5	-	55	-	0,8
РУ8Б	120	120	5	-	55	-	0,8
Py10	70	55	_	-	-	-	0,42
	1				1		

Примечание Микросхемы КМ132РУ5А, Б. КР132РУ4А, Б: КР132РУ6А, Б — тактируемые, остальные — денихоонные

Таблица 2.7 Корпуса микросхем серий К132, КР132, КМ132

Тип микросхемы	Ежкость, бит	Тип корпуса	Разиеры, мм	Назначение выподов
К132РУ2	1K×1	402.16-18	12×9,4	Рис. 2.8, а
KP132P¥2	- 1K×1	2103.16-6	19,5×7,5	Рис. 2.8, а
K132P¥3	1K×1	201.16-8	19,2×7,5	Рис. 2.8, 6
KP132Py3	1K×1	2103.16-6	19,5×7,5	Рис. 2.8, 6
КМ132РУ3	IK×1	4112.16-2	12,8×9,4	PHC. 2.8, 6
KP132PV4	IK×1	2103.16-2	20×7,5	Puc. 2.8, 6
KM132PV5	4K×1	2104.18-1	22,2×7,5	Рис. 2.8, в
KP132PV6	16K×1	2140.IO.20-3	25×7,5	Puc. 2.8, ≥
КМ132РУ8 -	IK×4	2104 18-1	22,5×7,5	Рис. 2,8, ∂
К132РУ10	64K×1	- 1	-	

ских решений, электрических параметров (табл. 2.6), коиструк-


ций корпуса (табл. 2.7, рис. 2.7).

Однако у микросхем серни K132 имеются ряд общих свойств, важимых для их практического икпользования: единое напряжение питания 5 В, ТТЛ входуме и выходиме уровни напряжений о и 1: входиме — соответствению не более 0,8 В, не менее 2 В, выходиме — не более 0,4 В, не менее 2 В в паличие выходоме —

^{*} Значения параметров для режима «Считывание-модификация запись», кроме указанных, необходимо учитывать $t_{\rm C.50}$ вм = 40 (A), S5 (B) вс.

меоблодимо учитывать $t_{\rm yc}$ да ${\rm BM}^{m-40}$ (A), 33 (Б) ис.

*В режиме хранечия при питании изколителя от $U_{\rm CS}$ —5 В (выпод 11) потребляемая мощность равна 11 мВт




серии К132

тремя состояниями, единая система сигналов управления: С. С. W/R; способность работать на большую емкостную нагрузку (от 100 до 600 пФ для разных тнпов мнкросхем), возможность сиижения уровия энергопотреблення при переходе в режим хранення в 3-5 раз, а у некоторых микросхем - до 20 раз.

По своей структуре микросхемы серии К132 близки к микросхемам рассмотренных серий К561, К537: онн состоят из накопнтеля матричного типа, регистров и дешифраторов кода адреса, устройства ввода-вывода, блока ключей выбора строк и столбцов. В реализации названных элементов структурной схемы также имеется много общих решений. В частности, все входы --адресные, управляющие, информационные, имеют усилители. построенные по схеме (рнс. 2.8, а) инвертора на двух транзисторах VT1, VT2 с защнтой в виде резнстивно-транзисторной цепи R, VT3. Охранный транзистор VT3 своим p-n переходом стокподложка предохраняет вход транзистора VT1 от действия статического электричества и защищает от резких бросков напряжений на входах своей выходной емкостью, которая вместе с резистором образует интегрирующую цепочку.

Входные усилнтелн-формирователи обладают высоким быст-



менты микросхем статических ОЗУ на п-МДП-транзисторах. а — вкадной инвертор, 6 — элемент памяти, в - усилитель записи-считывания

родействием, которое обеспечено выбором режима работы транзистора VT2 и напряжением смещения подложки U_{сч} = -2.7 В. Траизистор VT2, имеющий встроенный канал п-типа, иормально открыт и при выключении VTI переходит в режим генератора тока, заряжая за короткое время выходичю емкость. При включении VT1 емкость также быстро разряжается через инзкоомный каная открытого транзистора VT1.

Напряжение отрицательного смещения р-подложки формирует встроенный в кристалл преобразователь из напряжения питания микросхемы 5 В. Это напряжение уменьшает порог включения траизисторов и синжает уровень токов утечки виутри

кристалла.

В качестве ЭП применяют статический триггер (рис. 2.8, б) на четырех транзисторах VT1 — VT4 и двух ключевых транзисторах VT5, VT6, затворы которых соединены с адресной шниой. а стоки - с разрядными шинами. При X = 1 ключевые транзичто сторы открываются и подключают триггер к разрядным шинам. При записи разрядные шины передают свой потенциал узловым . емкостям С и обеспечивают переключение триггера в состояние, соответствующее записываемой информации. Этот процесс описан при рассмотрении работы КМДП-триггера (см. рис. 2.24) Аналогично обращение к ЭП происходит и при считывании, только теперь свой потенциал передает триггер высокоомным разрядным шинам.

Отличительной особенностью структуры микросхем ламяти

п-МДП-типа, в частности микросхем серии К132, является наличие в каждом столбце усилителя записи-считывания триггерного типа (рис. 2.8, в). Усилитель управляется виутрениим сигиалом F: при 'его поступлении траизистор VT5 открывается и уравнивает потенциалы двух входов-выходов триггера. В этом и заключается подготовка усилителя к приему информации. При считывании информации с выбранного ЭП на разрядных шинах РШа. РШі создается асимметрия потенциалов, которая оказывает воздействие на состояние плеч усилителя, полключенного к этим разрядным шинам: В момент сиятия сигиала F, когда траизистор VT5 закрывается, вносимая разрядными шинами ясимметрия потенциалов определит состояние, в которое переключится триггер-усилитель. В результате слабый информационный сигиал, полученный с выхода ЭП, будет усилен и передан в устройство ввода-вывода. Усилитель составлен из траизисторов, отличающихся от траизисторов ЭП более высоким уровием токов. Одновременно с усилением считываемого сигнала триггерусилитель, предотвращает возможность разрушения информации в выбранном ЭП, так как обеспечивает восстановление (регенерацию) заряда узловых емкостей триггера ЭП.

В некоторых микросхемах, например в КР132РУ6, К132РУ10 и др. 3П выполнен на трингере, в котором мнесто интруочных траизисторов сформированы высокоммые (до 10° Ом) реангоры. При такой технологии удалется обеспечить более высокий уровень интеграции и, следовательно, увеличение информационной емости микросхемы павяти: Кумое того, синжается потлеб-

ляемая микросхемой мощность в режиме хранения.

Применение высокоомных резисторов в скеме триггера оказалось возможным благодаря усовершенствованию л-квальной технологии и синжению из этой основе паразитных токов утечим в структуре кристалла до замечений пякоманер 119. Выходыме каскады микросхем построены по схеме инверторов с тремя состояниями, формирующим ТТЛ-уровим ТТЛ-

Микроёхемы серии К132 работают в режимах записи, считывания и хранения. Таблицы истиниости всех микроскем серии К132, кроме КМ132Р98, соответствуют содержанию табл. 2.5, Таблица истиниости микроскемы КМ132РУВ (табл. 2.8) имеет отличия, обусловлениые тем, что у этой микроскемы входы и вы-

Ваблица 2.8. Таблица истинности КМ132РУВ и КР537РУ13

Taomada .	.o. ruonnua nei	manucia Kittigai	190 H KL001 1919	
CS	W/R	- A ₆ A ₉	DIO ₃ — DIO ₃	Режим работы
0 0	X 0 0	X A A	Z 0 1 D ₀ — D ₁	Хранение Запись 0 Запись 1

ходы совмещены. Мнкросхема КР132РУ6 имеет дополнительно к назранным режим «Считывание-модификация-запись». Отличительные особенности этого режима проявляются в динамике работы мнкросхемы и видны на временных диаграммах: Эти осо-

бенности будут рассмотрены ниже.

При реализации названных режимов следует учитывать требовання к форме представления сигналов управления: сигнала разрешення выбора микросхемы CS и сигиала режима обращения W/R. По этому признаку, как уже отмечалось в 6 1.2, микросхемы статических ОЗУ делят на асинхронные и тактируемые. Микросхемы КР132РУ4А, Б. КМ132РУ5А, Б и КР132РУ6А, Б являются тактируемыми (КМ132РУ5А, Б - только в режиме записи), остальные микросхемы этой серии — асиихронные. Временные днаграммы для тактируемых микросхем аналогичны диаграммам на рис. 2.6. Напоминм, что при записи и считывании ниформации у тактируемых микросхем сигнал CS или W/R подается импульсом. При схемотехнической реализации временных диаграмм сигналов микросхемы необходимо руководствоваться значеннями временных параметров, основные из которых приведены в табл. 2.6. У микросхем КР132РУ4 и КР132РУ6 адресные, управляющие и информационные сигналы фиксируются («защелкиваются») на входных усилителях-триггерах по отрицательному перепаду сигнала С. Поэтому для этих микросхем необхольно обеспечнть требуемое время удержания названных сигналов относительно сигнала CS для их «захвата» входиыми триггерами. После фиксации сигналы могут принимать произвольные значения, например значения для следующего цикла обращения.

У микросхем аснихроиных ОЗУ сигналы СS и W/R можно подавать уровнем 0 или 1. В таком случае временные процессы в микросхеме определяют адресные сигналы. В аснихронизу микросхемах управляющие сигналы можно подавать и импульсами. Тогла и алол принимать во внимане тоебования к их минл.

мальной длительности (табл. 2.6).

Режим «Считывание-модификация» записы совмещает в себе Два режима в обселечавает считывание информации из выбранного ЭП и запись в этот же ЭП вовой информации в одном цикае (рис. 2.9). Время шикла обращения к инкросхеме в том режиме больше (см. табл. 2.6 для КР132РУб). Увеличивается и число учитываемых временийх параметров.

Для обеспечення максимального быстродействня микросхем иеобходимо адресные сигналы н сигналы управления форми-

иеобходимо адресные сигналы и си ровать с длительностью фронта 2 ис.

В режиме хранения у многих микросхем серни К132 наблюдается снижение в 3—5 раз тока потребления. У микросхем К132РУ6 и КМ132РУ8 возможио многократное (более чем в 10 раз) синжение потребляемой мощности за счет выключения на-




Рис. 2.9. Временные диаграммы микросхемы статического ОЗУ в режиме «Считывание-модификация-запись»

пряжения питания, но сохранения его уровия 5 В на выводе CS. В этом режиме через вход CS осуществляется питание только накопителя и формирователя напряжения смещения подложки, остальные функциональные узлы микросхемы находятся в вымлючению состоянии.

Большая интегральная схема К1809РУІ представляет собой статическое СОЗ чемостью ІК×16 бит. Особенность микросхемы состоит в том, что она имеет встроенкий интерфейс, т. е. функщиональные уэлы, которые обеспечивают режим обмена со стандартной матистралью микроЭВМ «Электроника-60». Балогдаря налично встроенного интерфейсы микросхему можно непосредственно подключать к маятставы 1211.

Структурная схема включает наконитель, дешифраторы адреса строк и столбцов, скему управления (контрольгр), обеспечивающую ввод и вывод кода адреса, данных, сигналов управления. Кроме гого, в структуру включен блок задания адреса микросхемы, который представляет собой программируемое устройство для дешифириования 5-разрядного кода выбора микросхемы. Этот блок остогит из регистра и схемы сравнения. Предвительно в регистр заносител адрес микросхемы. При работе в блоке происходит сравнение принятого кода адреса с записан-мым в регистру, и при совпадении и выходе вырабатывается в блоке происходит сравнение принятого кода адреса с записан-мым в регистру, и при совпадения дамине, принедше с счужных длу. В дата систовилаемия дамине, принедше с счужных задания адреса позволяет формировать модуль ОЗУ из 32 микросхем без внешнего устройства выбора микросхемы.

Более подробно устройство и возможности этой БИС из-

ложены в § 3.1.

Серии К155, К134, К541, К185, К500, К1500 и др. солержат микросхемы, изотовлением еметодами обилолярной технологии. Среди этих методов наиболее широко применяются методы ТЛЛ-технологии, сейчас в основном ТТЛШ (серии К531, К1531, К1533 и д.р.), ЭСЛ-технологии (серии К500, К1500), технологии ИИЛ в сочетании с ТТЛ (К185, К134, К541 и д.р.), ТТЛ с ЭСЛ (К155) и т. д. Названиые технологии отличаются схемотехническими решениями, принятыми для микросхем статических ОЗУ. Объединет эти технологии то, что основным активиым компонентом схем является биполярный гранизотор и, седовательно, в основежениями физико-технотовления обизовреми структур с развлячими физико-технотовов се включениям продов Шотки), тиристоров. Транзисторов с включениями и т. д.

Серия К541 имеет в своем составе микросхемы статических ОЗУ емкостью 4К×1, 8К×1, 16К×1, 16К×4, 1К×4 асикдронног типа средмего-бысгродействия (табл. 2.1). Микросхемы серии имеют напряжение питания 5 В, ТТЛ входыме и выходияме уровии, выход на три состояния, заражтеризуются сравнительно высоким уровием энергопотребления, по сравнению с микросхемами серии К132. причем не обладают свойством синжать уровень потреб-

ляемой мощности в режиме хранения.

Структура микросхем содержит все функциональные узлы ти-

C OTHE

пичного варианта ее построения (рис. 2.10). В качестве элемента памяти использован статический гритер из четырах гравиле горах, два из которых, VT3 и VT4, ввяяютя инжекторами грансторам, два из которых, VT3 и VT4, ввяяютя инжекторами грансторам Ги VT1 соответственно. Двудминтеренования горами управляют сигналы адреской шины X, и разряждения горами управляют сигналы адреской шины X, и разряждения так как при этом фиксируется состояние плеч тритгера. При X=1 оба эмитерым перехода, подключеным к адреской шине, закрываются и состояние тритгера зависит от потенциалов разламы шин при нижом потенциале шин в режиме считавания в одну из них потечет ток, а именно в ту, со стороны которой транзистор открыт; в дугой тока не будст тока не состояных сторой транзистор открыт; в дугой тока не будст тока не состояных правизстор отками в судет тока не будст ток

1 состояния транзисторов изменятся на обратные.

Въходные и входные цени выполнены на элементах ТТД, поскольку никопороговые функциональные узын ИИЛ имеют низкую помехоустойчивость и, кроме того, и согласованы по уровням напряжения с элементами других типо алогики. Вариант выходного каскада с тремя состояниями (рис. 2.10, в) выполнен выходного каскада с тремя состояниями (рис. 2.10, в) выполнен о семен ТТД - сложного нивертора с дополнительными элементами VDI, VDZ, VTZ, необходимыми для обеспечения третьего состояния выхода Управиснора VTZ интелементами VDI, кога потрывает при V=1. В третьем сого ути выход находительного ути и учетными у

Микросхемы серии К541 работают в режимах дранения, записи и считывания. Условия реализации этих режимов представления в табл. 2.5. В соответствии с условием режима считывания: CS=0, W/R=1, управляющий скумал должен быть сформирован, исходя на соотношения: V = CS-W/R вли CS-4-W/R.

По аналогичной слеме, но без VDI, VD2, VT2 построены в входиме усилителн-формирователи. Для повышения быстродействия входиме усилители выпольняют и повышения быстродействия входиме усилители выпольняют и повышения быстро-(пре. 2.10, г). Преимущество этой слемы заключается в том, что она в максимальной степени реализует быстролействие траизисторов, что, вообще, присуще ЭСЛ-схемотехнике, за чече ограничения их насыщения и переключения током эмиттера, не зависящим от входилого воздействия.

.Микросхемы серии K541 относятся к группе аспихронных: сигналы CS и W/R можно подавать как уровнем, так и импуль-

Таблица 2.9. Параметры михросхем серий К541, КР541 при 25° С, ис

Ткп микрослемы.	Енкость, бит	t _{antro} se force	to a. se 60.00e	He Mekee	Іста,зе. не более	т _{эн} , не более	Ly RM 300 se Gasee
Py1	4K×1	155	120	45	50	60	90
Py1A	4K×1	130	70	30	50	.50	90
Py2	IK×4	140	120	50	30	60	60*
PY2A	1K×4	140	90	50	30	60	60
PV3	16K×1	170	150	60	50	60	90
РУЗА	16K×1	150	100	60	30	-60	90
P¥31 1	8K×1	170	150	60	50	60	90
Py31A 1	8K×1	150	100	60	30	60	90

[.] Даниме распространяются на К541РУ31 К541РУ34 и К541РУ31А К541РУ34А ... Указано значение t_{у пак об}

Габлица 2.10. Корпуса михросхем серий К541, КР541

1 а 0 л и ц а 2.10.	корпуса жикр	ослем серии г	KOTI, KEOTI	
Тип никросчены	Тип корпуса	Габариткые размеры, ны	Назначение выводов	Принечание
K541P¥1	427.18-1	12,5×12	Рис. 2.11, а	
KP541PVI	2107.18-1	22,5×10	Рис. 2.11, а	
K541PY2 -	427.18-1	12,5×12	Рис. 2.8, ∂	
KP541PV2	2107.18-1	22,5×10	Рис. 2.8, ∂	4
K541PY3	405.24-2	19,5×12	Рис. 2.11, 6	
K541PY31	405.24-2	19,5 × 12	Рис. 2.11, б	A12=0:8=12**
K541PY32	405.24-2	19.5×12	Рис. 2.17, 6	A ₁₂ =1:8=24
K541PY33	405.24-2	19,5×12	Рис. 2.11, б	A ₁₃ =0:9=12
K541Py34	405.24-2	19,5×12	Puc. 2.11, 6	A ₁₃ =1:9=24
KP541PV3	2118.20-1	25×15	Рис. 2.11, в	,
KP541PV31	2118.20-1	25×15	Рис. 2.11, в	$A_{12} = 0.7 = 10$
KP541PY32	2118.20-1	25×15	Рис. 2.11, в	A ₁₂ =1:7=20
KP541PV33	2118.20-1	25×15	Рис. 2.11, в	$A_{13} = 0.8 = 10$
КР541РУ34 -	2118.20-1	25×15	Рис. 2.11, в	A ₁₃ =1:8=20

Для корпусов типа 4 размеры указаны без учета вывод
 Означает соединение выводом корпуса 8 и 12

сом. Параметры микросхем представлены в табл. 2.9, а данные о конструктивном оформлении— в табл. 2.10 и на рис. 2.11.

Микроскемы ОЗУ серий А/34, К/15, К/85 мнеет чигого общето с раскомтренными. Все они этоностис к типу асинхронных статических ОЗУ, поэтому достаточно просты в применении. Основные характеристные этях микросске приведены в табл. 2.1. Обратим винмание лишь на некоторые особенности, знание которых необходимо, для практики.

Микросхема К155РУ7 емкостью 1К×1 бнт, аснихронная, обладает повышенным быстродействнем: ее время цикла обраще-




Рис. 2.11. Микросхемы памяти серии К541

ния равно 45 кг. Это достигнуто применением в структуре микроскемы эменентов ТТЛ и 9СЛ, в частности, эменентом пакити является статический триггер на двухминтерных транянсторах (рис. 21.0, б) с нелниейной нагрузкой, а вкланые на выходные каскады выполнены по совмещенной схемотехнике, как показано на рис. 21.0, г. Таблица истинности, динамика работы этой микросхемы аналогичны микросхемы серии К541. Конструктивное выполнение — пластнаессовый коррус 238.16-2, изамущение

выводов по рис. 2.8, б.

Микроскема К/34РУ6 емкостью IK/X I бит получева по ИИЛ-ТП-технологии. Ее собемность заключается в том, что выход построен по схеме с открытым колдектором ОК (рис. 2.10, д). Наличие такого выхода не позволяет объедниять информационные входы и выходы. При соединении нескольких микросхем по выходам можно непользовать с хему «можнатжного ИЛТН» с подключением к точке соединения источника питания через вмешний покогораничнавающий резистор. Для рассичае его сопрочваения необходямо учитывать прежде всего значение выходного тока в состоянии логического (), развое 16 мА. Херактерьстики микросхем приведены в табл. 2.1. При хранении потребляемая мощность симжается вавое.

У микроскемы К185РУЗ еммостью IК × I бит те же особенности, что и у К134РУВ, но она более бистролействующая. В динамике работы при обращения в момент воздействия сигва. а СS на выходе возможны помежи дингельностью не более чем время выбора: 1_{в.мс}. Серия развивается, о чем свидетельствуют микроскемы К185РУI о еммостью I6К×21 бит с в ремемене цикла

50 ис.

Микросхемы серий К500, К1500 обладают самым большим быстродействием, что обусловлено использованием для их наготовления ЭСЛ-технологии. Микросхемы относятся к группе асинхронных. Время цикла обращения в диапазоне рабочих тем ператур имеет значения от 9 нс для микросхемы К1500РУ073 и 15 нс для К1500РУ480 до 40...45 нс для К500РУ470, К1500РУ470, К500РУ415. Микросхемы памяти названных серий имеют электрические характеристики, несовместимые с характеристиками микросхем других серий, что исключает их совместное применение. Для них характерен сравнительно высокий уровень энергопотребления при небольшой информационной емкости (табл. 2.1). Причем уровень потребляемой мощности не изменяется при переходе от режима обращения к режиму хранения. Выход у большинства микросхем построен по схеме с открытым эмиттером (ОЭ). Такой выход можно непосредственно подключать к информационной шине либо необходимо его нагрузить внешним резистором 50 Ом, соединенным с источником напряжения -2 В. Микросхемы памяти ЭСЛ-серий предназначены в основном для применения в быстродействующей аппаратуре в качестве регистров процессора (микросхемы с организацией 16×4, 64×8 и др.), сверхоперативной и буферной памяти (микросхемы с организацией 256×1, 256×4, 1K×1, 4K×1, 1K×4).

2.2. Микросхемы динамических ОЗУ

В микросхемах памяти динамического типа функции ЭП выполняет электрический конденсатор, образованияй внутры МДП-структуры. Информация представляется в виде заряда: наличие заряда на конденсаторе соответствует логическом 1. Поскольку ремя сохранения конденсаторо соответствует логическом 1. Поскольку ремя сохранения конденсатором заряда ограничено, предусматривают периодическое востаниольение (регенерации) записанию информации. В этом состоит одна из. отличительных сообению-тей динамических ОЗУ Кроме того, для ихи леобходима синхроизвация, обеспечивающая требуемую последовательность включений и выключений функциональных узлов.

Для изготовлення микросхем динамических ОЗУ в основном применяют n-MДП-технологию, которая позволяет повышать быстродействие и уровень интеграции микросхем, обеспечивать малые токи утечки и за этот счет увеличивать время сохранения

заряда на запоминающем конденсаторе.


Микросхемы динамических ОЗУ отечественного производства представлены в основном серией К.565. Она включает в свой состав ряд микросхем, отличающихся не только своими характеристиками, во и использованиями в иих структурными решенямих Характеристики микросхем динамических ОЗУ серии К.565 приведены в табл. 2.11, а их условные графические изображения— на рис. 2.12.

Рассмотрим типичный вариант реализации динамического ОЗУ на примере микросхемы K565PV3 информационной ем-

Таблица 2.11. Характеристики микросхем динамических ОЗУ

Tas	EWKOCTS.		L	P	Вт	Tun
някросхены	бит	E _{E,SE} (IN)	U _{sen} , B	обращение	хра-	корпуса
КР565РУ1А,Б	4K×1	500, 900	12; ±5	400	20	210A.22-3
К565РУЗА-Г	16K×1	510370	12;	460	40	201 16-5
К565РУ5Б-Д	64K×1	.230460	5	250-160	21 .	2103.16-5
К565РУ5Д1,Д2	32K×1	460	5	160	21	2103.16-5*
К565РУ5ДЗ	16K×1	460	5	160	21	2103.16-5
К565РУ5Д4						A ₇ =0
	16K×1	460	5	160	21	$A_7 = 1$
КР565РУ6Б-Д	16K×1	230460	5	150-120	20	2103.16-2
К565РУ7В,Г	256K×1	340410	5	350	35	2103.16-5

^{.*} При здресации строк и столбцов А: == 1






Рис. 2.13. Структура микросхемы динамического ОЗУ

костью 16К X 1 бит. В ее структурную скему (рис. 2.13) входят выполненные в одном креминевом кристалае матрица изколителя, содержащая 16 384 элементов памяти, расположенных из пересечениях 128 строк и 128 столбцов, 128 усилителей считывания и регенерация, дешифраторы строк и столбцов, устройство управления, устройство ввода-вывода и мультиплексный регистра дресе

Матрица накопителя разделена на две части по 64×64 ЭП в каждой. Между ними размещены усилители, так что каждый столбец состоит из двух секций, подключениых к разным плечам


усилителя (рис. 2.14).

Элемент памяти построен по одногранзисториой стеме и меклочает коиденсатор С₁ и транзистор VТ₁. Транзистор выполниет функции ключа: при сигнале на адресной шине строки X₁ = 1 он открывается и соединяет коиденсатор С₂ с 1-разрядной шиной. Предварительно в паузах между обращениям к накопителю емкости полушин С₄, и С₄₆ заряжает источник напряжения U₆ через открытые ключевые транзисторы VT5 и VT6. При обращении к накопителю эти транзисторы УТ5 и VT6. При обращении к накопителю эти транзисторы Закрываются и изолируют полушины A₁ и B₂ от источники напряжения U₆. Запоминающий коиденсатор С₆ выбранного ЭП подключается отсенциал. Это измение мезиачительно, так как емкость запоминающего комденсатора, раявия Q1. — Q2 пФ, много меньше минающего комденсатора, раявия Q1. — Q2 пФ, много меньше

Рис 2.14. Фрагмент разряда (столбца) микросхемы динамического ОЗУ

емкости шины. Поэтому для индикации малого изменения потенциала шины при считывании информации применен высоковувствительный дифференциальный усилитель тригерного типа и а транзисторах VTI — VT4, включенный в середину РШ, как показано ва по и в ли с 2 14.

Кроме массива ЭП и услаителей, матрица имеет в своей структуре опорные замементы (ЭО) по одному элементы в каждой полушине. Эти элементы в каждой полушине матрицы сставляют опорный элемент построен амалогично запоминающему. Его изаличения одноминающему. Его изаличения одноминающему.



ние состоит в поддержании опорного напряжения U₀, с которым усилитель сравнивает потенциал полушины с выбранным ЭП и реагирует на получающуюся при сравненни разность потенциалов положительного и отрицательного знака в зависимости от считываемого уровия. Эта операция происходит следующим образом: если выбрана для обращения строка верхией полуматрицы Х,, то сигнал А6 старшего разряда кода адреса строки коммутирует в селекторе опорной строки цепь через ключевой транзистор VT12 для сигнала F2 к ОС2, расположенной в нижней полуматрице. Таким образом, в каждом из 128 столбцов к усилителю с разных сторон подключены ЭП н ЭО. Поскольку потенциал полушины с ЭП отличается от опорного. то в проводимости транзисторов разных плеч усилителя-триггера появляется асимметрия, которая при включении цепи его питання сигналом F₃ вызывает опрокидывание триггера по преобладающему уровию. В нтоге на выходах-входах А и В триггера формируются полиые уровни 1 и 0. Тот из сигналов, который отражает считываемую информацию, в нашем примере на рис. 2.14 сигнал с плеча А, коммутируется на вход устройства вывода через

ключевые траизисторы VT7, VT9 и VT10, открываемые сигиалами \overline{A}_{6} , F_{6} и Y_{1} . Очевидию, считам может быть только один сигиал выбраниюто дешифратором столбцез. Y_{1} —1. У остальных столбцов ключи VT10 закрыты. Сигиал F_{6} зависит от изличии сигиал \overline{A} Сири открустери открусте

Сигиал на входе-выходе А триггера-усилителя выполняет также функцию восстановления уровня заряда запоминающего коиденсатора С_и, т. е. функцию регенерации информации. Причем эта операция происходит во всех ЭП выбранной строки

одиовременно.

Таким образом, при каждом обращении к матрице для считывания информации автоматически осуществляется регенерация информации во всех ЭП, принадлежащих выбраниой строке.

Для адресации 16К злементов памяти необходим 14-разрядный код, а у расскатриваемой микросхемы только семь апресных входов. С целью уменьшения числя необходимых выводовкорпуса в микросхемах динамических ОЗУ код дареса выодят по частям: виварале семь младших разрядов А₀ — А₁, сопровождая их стробирующим сигиалом КАS, затем, семь старших разрядов А₇ — А₁ со стробирующим сигиалом САS. Виутри микросхемы коды адреса строк и столбцов фиксируются на адресию регистре, затем дешифируются и существлятот выборму адресуемого ЭП.

Для формирования внутренних сигналов $F_1 - F_4$, управляющих включением и выключением в определенной последовательности функциональных узлов микросхемы, в ее структуре предусмотрено устройство управления, для которого входными

являются сигналы RAS, CAS, W/R.

являйогей сигиалы каз, саз, муба, муба Устройство ввода-вывода обеспечивает вывод одного бита информации DO в режиме считывает вывод одного бита информации DI се фиксация, кроме режиме считывает вы одного бита инфорнации в режиме высокромное (третье) состояние. Наличие у выхода высокоомного состояния повяданет объедиить информационные вход и выход при подключении микросхемы к общей информационной шине.

По входам и выходу микросхемы серии K565 совместимы с ТТЛ-микросхемами, что означает соответствие их входиых и

выходных сигналов ТТЛ-уровиям.

Значения выходных токов в нормальном режиме эксплуатации ие превышают 4 мА, а в предельном режиме могут дости-

гать 30 мА.

Микросхемы динамических ОЗУ работают в следующих режимах: записи, считывания, считывания-модификации-записи, страничного считывания, регенерации.


Рассмотрим названные режимы и условия их реализации (табл. 2.12) применительно к микросхеме К565РУЗ, ио при этом

Таблица 2.12. Таблица истинности микросхем серии К565

RAS .	CAS .	W/R	A	DI	DO	Режим работы
1 0 0 0	1 0 1 0 0	X X X 0 0	X X A A A	X X X 0	Z Z Z Z Z D	Хранение Хранение Регèмерация Запись 0 Запись 1 Считывание

имея в виду, что аналогично протекают процессы и в микро-

схемах других типов этой серин.



 $\overline{RAS} = 0$). По окончанни записн должиа быть выдержана пауза $\overline{\tau}_{RAS}$, равная интервалу между сигиалами RAS, для восстановлення

состояння виутренних цепей микросхемы.

В аналогичном порядке должив бить поданы адресные и управляющие синкалы при считьвания информации (рис. 2.15, 6). Сигнал W/R=1 может бить подан инпульсом или уровнем. Время появления выходного сигнала можно отсчитывать от момента поступления сигналов здреса $t_{\rm s.e.}$, либо сигналов управления, время выборки сигнала $RAS_{t_{\rm RAS}}$, время выборки сигнала сигнала сугнала сугнала править делать образовать сигнала сугнала с

Из рис. 2.15. 6 следует: t. раз = t. сас + t. сас рас.

Для оценки бысгродействия микроссемы памяти в расчет необходимо принимать время цикла запики (считывания) $\mathbb{I}_{u,w}$. Другие временийе параметры необходимо для обеспечения бессбойного функционирования микроссем в составе электронной аппаратуры. Перечень временыйх параметров динамических ОЗУ включает десятия имаменований. В табо, 2.13 приведения основные из них, дающие достаточно полное представление о динамимее работы микроскам динамических ОЗУ серих К565. Со-

Таблица 2.13. Динамические параметры микроскем серии К565

Параметр, ис		K.565P¥3	3	· K	65P¥5.	KP565P1	¥6 ·	K565P¥7	
втараметр, ис	А, Б	В	Γ	Б	В	Г	Д	В	Γ
L _{E-SH} {en}	510	410	370	230	280	360	460	340	410
ECO-10-10	670	520	420	310	380	460	600	410	490
L.5H(CH)	370	275	225	150	180	250	320	120	140
TRAS	-300	250	200	120	150	200	250	150	200
TRAS	200	150	120	100	120	150	200	180	200
CAS	220	165	135	70	90	120	150	75	100
ye CAS RAS	100	85	65	30	35	55	75	50	60
y a.RAS	60	45	25	15	20	40	60	20	25
W.CAS a	20	10	10	0	0	0	0	-	. 417
y.a.CAS	100	75	55	25	35	45	60	-	777
T _{WR}	120	75	55	35	45	80	120	40	66
y.Dt.CAS	100	75	55	45	55	80	120	55	70
CAS 66	140	100	80	70	80	120	160	60	76
E.CAS .	200	165	135	70	90	120	150	50	60
T _{per} , MC	2	2	2	2	2	2	1	8	8

Времи щила а режиме «Считывание-модификации-запись»
 В стражичном режиме.

держание параметров объяснено в \$ 1.2, а самн параметры указаны на временных диаграммах рис. 2.15 (штриховкой обозначены временные интервалы, не фиксируемые по длительности где сигиалы могут иметь произвольные значения: либо 0, либо 1).

Пля обеспечения надежного сохранения записанной в накопителе информации реализуют режим принудительной регенерации. Регенерация информации в каждом ЭП должиа осуществляться не реже чем через 2 мс (для К565РУ5Д и КР565РУ6Л через 1 мс). Как уже отмечалось, регенерация автоматически выполияется для всех ЭП выбранной строки при обращении к матрице для записи или считывания ниформации.

Время, в течение которого необходимо обратиться к строке для регенерации, определяет параметр «Период регенерации» T_{per} .

Поскольку обращение к разным строкам происходит с различными по длительности интервалами времени, рассчитывать

только на автоматическую регенерацию нельзя.

Цикл регенерации состоит из т обращений к матрице, где т — число строк, путем перебора адресов строк с помощью виешиего счетчика циклов обращений. Обращение к матрице для регенерации может быть организовано по любому из режимов: записи, считывання, считывання-модификации-записи, а также по специальному режиму регенерации — сигиалом RAS.

Режим работы «Считывание-модификация-запись» заключается в считывании информации о последующей записью в один и тот же ЭП. Во временных диаграммах сигналов для этого режима совмещены днаграммы для считывания (рис. 2.15, б) и записи (рис. 2.15, а) информации: при неизменных сигналах RAS и CAS режим считывания сменяет режим записи данных по тому же адресу. Модификация режима заключается в смене сигиала считывания на сигнал записи и в подведении ко входу DI записываемой информации. Время цикла в этом режиме обращения больше, чем в других (см. табл. 2.13). Во всех указанных режимах регенерация осуществляется в естественном порядке, как операция, сопутствующая процессу обращения к микросхеме.

При организации принудительной регенерации наиболее целесообразным и удобным для реализации является режим регенерации сигналом RAS (рис. 2.15, в), при котором осуществляют перебор адресов в сопровождении стробирующего сигиала RAS

при CAS=1.

У микросхемы К565РУ1 режим регенерации осуществляюпо циклу считывания или «Считывание-модификация-запись» с выполнением условия CS=1, при котором доступ к микросхеме по входу и выходу закрыт. Выход находится в высокоомном со-СТОЯНИИ

В расчет времени регенерации следует принимать время цик-

ла при выбраниом режиме регенерации, умножив его из число строк. Напримерс, на регенерацию информации в эПО лилой строка у микросхемы К565РУ5Б в режиме «Считывание-модификация-запись» меобходимо (см. таба. 2.13) 310 ис, готал для регенерации ЭП весх 256 строк потребуется 80 мкс, что составит 4% рабочего времени микросхемы. В режиме регенерации только сигналом RAS общее время регенерации уменьшается до 61,5 мкс, что составит 3% времени микросхемы.

Некоторые варианты схемотехнической реализации режима

принудительной регенерации рассмотрены в гл. 3.

Страничные режимы записи в считывания реализуют обрашением к микроскеме по адресу строки с выборкой ЭП этой строки изменением зареса столбцов. В этих режимах значительном уменьшается время цикта записи (считывания) (табл. 2.13), поскольку при иеизменных сигналах RAS=0 и кода адреса строки использована часть полоного цикла записи (считывания),

относящаяся к адресации столбцов.

В состав серий Кб56 входят микросхемы с информационной еикостъю 4К, 16К, 64К и 256К, Микросхемы К565РУ1 и Кб65РУ3 муждаются в трех источниках питания. При применении этих микросхем следует учитывать требования по порядку включения выключения источников патания: первым подключают источник —5 В, а отключают последиим. Это требование обусловлено тем, что напряжение —5 В подвется из подложу (кристалл) и если его не подключить первым, то под воздействием, даже краткорвеменным, ивпряжений двух другах источников с напряжением 5 и 12 В может произойти в кристалле тепловой пробой и повредиться микросхема.

В [36] описан вариант реализации источника питания для миросхем К565РУ1, К565РУ3 с приоритетом по времени включения напряжения — 5 В. Порядок включения двух других на-

пряжений питання может быть любым.

После подачи иапряжения питания микросхемы К565РУ1, К565РУ3 переходят в абрмальный режим функционирования через восемь рабочих циклов, микросхема К565РУ5 — после паузы в 2 ис и последующих 16 рабочих циклов, микросхема КР565РУ6 после паузы 2 мс н последующих 8—16 рабочих циклов в любом тосле паузы 2 мс н последующих 8—16 рабочих циклов в любом рабочиться в последующих 8—16 рабочих циклов в любом тосле паузы 2 мс н последующих 8—16 рабочих циклов в любом рабочиться в последующих 8—16 рабочих циклов в любом тоследующих последующих в последующих в последующих последующих последующих последующих в последующих после

из режимов.

Микросхемы К565РУ6 и КР565РУ6 имеют один источник паания 5 В и одинаковые электрические параметры, по различиую информационную смкость. Микросхема КР565РУ6 совместима с микросхемой К565РУ3 по статическим параметрам, имеет ту же информационную смкость и разводку выводов в корпусе, но отличается лучшими значениями временибх параметров, потребляемой мощность и влагичем одного источника питания 5 В. Поэтому применение микросхемы КР565РУ6 предпочтительнее Каждый тим микросхем, серын К565 подозаделен на подтипы (типокомивалы), отличающиеся временийми параметрами, а у минросхеми К565РУ5 и информационной емисствы отабо. 2.11), что расширяет функциональный рал микросхем динических ОЗУ. По режимам работы микросхем серии К565 совместимы, что обеспечивает возможность перехода от микро-схем ламяти мебольшой информационной емиссти, например от схем памяти мебольшой информационной емиссти, например от

КР565РУ6, к микросхемам К565РУ5 и К565РУ7. Дальнейшее развитие микросхем динамических ОЗУ связано с повышением уровия интеграции и, следовательно, информационной емкости, а также с освоением структур, в которых устройство динамической памяти совмещено на одном кристалле с устройством регенерации. Такое динамическое ОЗУ дли пользователя имеет характеристики статического ОЗУ, и поэтому его называют квазистатическим Элементы таких встроенных систем регенерации уже присутствуют в современных микросхемах динамических ОЗУ, в частности в К565РУ7. Существенной отличительной особенностью данной микросхемы является увеличениый до 8 мс период регенерации и наличие у нее встроенного в кристалл счетчика адреса строк, что позволяет применять режим авторегенерации. В этом режиме регенерация осуществляется за 512 циклов изменения только сигнала RAS при активном состоянии сигиала CAS. Перебор адресов строк автоматически выполняет внутренний счетчик. Это упрощает устройство управления микросхемой [22, 33].

2.3. Микросхемы регистровых ОЗУ

иыми периферийными устройствами и т. д.

Запоминающие устройства на регистрах могут быть построены с произвольным доступом (выборкой) и с последовательным доступом [1]. Регистровые ЗУ с произвольной выборкой позволяют адресовать все регистровые ЗУ с произвольной выборкой позволяют или считывания информации. В отичное от имх регистровые ЗУ с последовательных рагом для обращения к и ужной ичейке требуют перебора адресов торому их увеличения или ученьшения до требуемого адреса торому их увеличения или микросхемах регистров параллельног и последовательного типа остветственны. В параллельный регистр информацию записывают всеми разрядами одновременно и так же ес считывают В качестве парадлельного регистра применяют как регистры хранения, так и регистры сдвига. В последовательный регистр информацию записывают с одного акода поразрядно последовательно во времени. Таким-же способом ее и считывают с выхода последнего тритгера. Последовательным может быть только регистр сдвига. Многие регистры сдвига допускают и парадлельную запись и считывание ниформации. т. е. являются комбинированными.

Номенклатура отечественных микросхем регистров обшириа и размобразма. Она включает регистры хравения и сарыта статические и динамические с разрадностью от четырех до нескольких делятков, микросхемы с однорегистровой и мигопретистровой структурой, с большим быстродействием, рассчитанным на применение с тактовыми частотами в сотти мегатери, и малым быстродействием, способным обеспечить работу регистра с тактолыми настотами в единицы иклогери.

в Тибл. 2.14 приведены примеры микроскем регистров, когорые далу некоторое представление о ка характеристика. Ниже будут рассмотрены в основном многорегистровые микроскемы, поскольку микроскемы регистров с традиционной структурой достаточно паробно описаны в справочной литературе [В, 14, 15, 18].

Микросхема КР1802ИР1 является двухадресным регистровым ЗУ емкостью 16×4 бит и предназначена для создания СОЗУ

Таблина 2.14 Микросхемы регистровых ЗУ

Тип микросхемы	Емкость, бит	t _{u se(ce)}	P _{nor} »Bs	Тип выхода	Технология
КР1802ИР1	16×4	55	990	ттл-з	ттлш
K555HP26	4×4	43	250	ттл-з	ттлш
К1002ИР1	- 32×8	500	- 20	кмдп-3	кмдп
К561ИР11	8×4	450 -	4	КМДП	кмдп.
К561ИР12	4×4	6000	3	КМДП-3	КМДП
К1800РП6	32×9	19	1800	эсл	эсл
К555ИР30	8×1	34	180	ттл .	ттлш
		Параллельны 1 19	е регистры 800	1 ттл-з	1 ттлш
К531ИР22	8	43	200	ТТЛ-3	TTJILL
К555ИР22	8	30	140	ттл	ттлш
К555ИР27	8			TTJ	ттлш
КМ1804ИР2	8	43	195		
КМ1804ИРЗ*	8	26	1444	ТТЛ	ттлш
К589ИР12	8	55	725 .	ТТЛ-3	ттлш
K580HP82	8	100	800 4	ттл-3	ттлш
К588ИР1	8	150	10	ТТЛ-3	ТКМДП

^{*} Даумаправленный

процессоров, в том числе молулей РОН микропроцессовных систем, а Takwe миогоадресиых ОЗУ. Структура микросхемы (рис. 2.16) состоит из матрицы с 16 РОН четыре разряда (триггера) каждый. двух независимых устройств ввода-вывода: канала А и канала В на четыре разряда каждый, двух дешифраторов колов адреса ячеек памяти (регистров) н двух устройств управлення. Система снгналов включает: А ... - А ... Аво-Авз - коды адреса, обеспечнвающие независимое обращение к регистрам матрицы при условин, что колы не должиы быть одинаковыми: RD₄, RD₆ — раз-




Рис. 2.16. Структура регистрового ЗУ КР1802ИР1

рейсние считывания информация по каналу А и какалу В соответственно; WR, WB₋ — разрешение записи информации через каил А и канал В, СЕ_{в.} СЕ_{в.} — разрешение обмена информацией с каналом А и каналом В. Все входы управляющих сигналов инверсные, следовательно, разрешающие активиие значения названиых сигналов равны логическому О. Информацию записывают в вчейки памяти матрицы и считывают через совмещениые входывыходы канала (ДА_ф— ДА) и канала В (ПВ_ф— DВ_в). Устройство ввода- вывода состоит из усклителей считывания с выходами на три состояния и усклителей записи.

Микроскема под управлением сигналов RD, WR, СЕ может работать в следующих режимах: запись по каналу А, запись по каналу В, одновременная запись по каналам А и В, считывание по каналу В, одновременное считывание по каналу А в считывание по каналу А в считывание по каналу А в считывание по каналу В, и наоборот. При отсутствии сигнала разрешения обмена по каналу: СЕ=1, выходы даниток канала изкодятся в высокоомном (третьем) состоянии. Снгиалы управления подают уговмен мапоряжения.

Микросхема коиструктивно оформлена в корпусе 2120 24-2, назначение выводов показано на рис 2.16

Микросхема К555ИР26 (рис 217, а) состоит из четырех регистров по четыре разряда в каждом Все регистры адресуемы. причем предусмотрена раздельная адресация регистров при за писи (АЖ"АЖ) и при считывании (АК"АК). Информацию запи сывают 4 разрядным кодом по входам DIo - DI3, установив код алреса АМоАМ (АМ — старший разрял) и полав сигиал разрешения записи WE=0 Пли WE=1 лоступ к регистрам лля записи закрыт Микросхема асиихронная: сигналы управления полают уповием напряжения

Считывание информации производят по установлениому ад ресу при наличии сигнала разрешения выхода ОЕ=0 ОЕ-1 доступ к регистрам для считывания закрыт, выходы находятся в высокоомном состоянии Разделение адресных сигналов позволяет одновременно записывать и считывать информацию, адресуя разные регистры

Микросхема может работать в режимах запись 4-разрядного кода в любой из регистров считывание 4-разрядного кола из



Рис 217 Микросхемы регистровых ОЗУ

любого регнстра, одновременная запнсь и считывание ниформа цнн нз разных регнстров, храненне информацин (при $\overline{WE} = \overline{OE} = 1$).

Микросхемы допускают объедниение одноименных входов и выходов для иаращивания числа регистров и их разрядности Задача объединения микросхем регистров решается так же. как

н для микросхем ОЗУ и ПЗУ (см. гл. 3).

Микроскема К561ИР11 (рик. 2.17, 6) состоит из восьми 4-разрадних ренстрово общего называчения с произвольной выборкой. Записывают информацию в микроскему 4-разрядних мого по входам 10, — 10, считывают по въходам двух 4-разрядних каналов А и В: DA_{2} — DA_{3} , DB_{3} — DB_{3} — Адресяме сигиалы AW_{2} — AW_{2} — AW_{2} — AW_{2} — AW_{3} — AW_{2} — AW_{2} — AW_{3} — \mathrm

Мнкросхема может работать в следующих режимах: запись информации в один из регистров по адресу AW2AW1AW0, считываине ниформации по каналам А и В из двух регистров, выбранных адресами АРАЗАРА АРАЗ и АРВЗАРВИ АРВО Хранение ииформации. При записи информации код адреса выбираемого регистра одновременно подается на все три группы адресных входов: AW, AR, AR, Спустя некоторое время с момента поступлення на вход СЕ положительного перепада сигнала разрешения на выходах обоих каналов установится записываемая информация. При считывании на адресные входы AW должна быть подана нулевая комбинация, а на входы ARA и ARB коды адресов регистров, с которых информация считывается по каналам А и В соответственно. На выходах каналов считываемая информация появится спустя время задержки после подачи положительного перепада на вход разрешення. Режим хранения обеспечивается отсутствием на входе СЕ положительного перепада сигнала раз решення.

Прн наращнванин числа регистров необходимо объединить несколько микросхем, при этом одновменные выходы разных микросхем соединять нельзя, поскольку у них нет третьего состояния. С целью объединения выходов используют мультилек

соры [16].

Мыкроскема К561ИР12 (рис. 2.17, в) содержит четыре 4-разрядных регистра. У этой микроскемы в организации и режимах работы много общего с рассмотренной микроскемой К561ИР11, но имеются и существенные отланчия: выходы могут принимать третье состояние, введены допол-интельные сигналы управления WE (Разрешение записи), OE_A , OE_B (Разрешение выхода по каналам \hat{A} и \hat{B}). При OE=0 выходы соответствующего канала переходят в третъе состояние.

Микросхема может работать в режимах: хранения, записи ниформации в один из регистров, считывания информации из двух регистров одновременно, записи и считывания информации двух регистров одновременно.


при разных адресах в одном цикле обращения.

При реализации режима записи необходимо подать код адреса АЖА, Ме, раврешающий запись сигнам WE = 1 в положительный перепад сигнала СЕ. В это время выходы могут находиться в третнем соголяния, если ОБ $_{\rm e}$ — ОБ $_{\rm e}$ — О. Для контроля записываемой информации на адресные входы обоях или одного и ханалов АК $_{\rm R}$ АК полают адрес записи и при сигнале разрешения выхода ОБ $_{\rm e}$ — ОБ $_{\rm e}$ —1 записанная информации повытся на выжодь. Можно в одном цаже с записью произвести считывание и открыв выходы для считывание об сего об

Наличие выходов с тремя состояниями позволяет при нара-

нием их через резистор к корпусу.

Микроскам К1002НРГ (рк. 2.18) представляет собой ЗУ микроскам К1002НРГ (рк. 2.18) представляет собой зу непавляющим тим состью З2 к 8 бит. Регистры соединены в непавляющим тим собой соби собой с



Рнс 2.18. Регистровое ОЗУ магазиниого типа К1002ИР1

ЕК = 1. Сообщение о готовиссти микроскомы принять для записи съструкций байт формирует выхол WE в виде сигнал высокого уровия. Очередной сигнал WR переводит выс сигнал ме о, и когда записаный байт будет перемещем с упетемем во второй регистр, на выходе тотовности появится уровны 1. При польно заполения 37 на выходе W сустановить?

Считивание информации производят последовательно во времени с выполов последнего регистра при сигнале разрешеня выхода OE=0 и по сигналу считивания RD=1 Сообщение о готовности выхода к считыванию, следующего байта формирует выход СЕ в виде сигнала высокого уровия При поступлении очередного сигнала считывания выход ОЕ1 переходит в остоямее 0 и после перемещейя информации из 31-го регистра в 32-й из выходе ОЕ1 устанавливается высокум уровень напря жения При отсутствии нуформации з 34 ОЕ1=0

При подаче сигиала OE — I («Блокнровка») выходы данных и OEI переходят в третье состояние, вход RD блокируется и

возможна только запись информации.

Сладовательно, особенность магазиниого ЗУ состоит в том, что оно не допускает произвольную выборку мейки памяти, в данном случае регистра. Существует другая возможность организации ЗУ магазинного типа, при которой информация записывается и счятывается через один и теже входы-въмходи Поэтому записанную в ЗУ информацию считывают в обратиом порядке Такие ЗУ ирегдом вазывают стеском».

Регистровые ЗУ магазанного типа, как К1002ИР1, вогуприменяться для согдасования устройств с меравиомератор ростью передачи, поскольку они допускают выполнение эвпексичтывания в мезависимых друг от друг в а синкронных режи мах Есть возможность наращивать разрядность и емкость таких 3У лутем их последовательного соединения [24] Конструктивно

микросхема К1002ИР1 оформлена в корпусе 4118.24

Микроскеми К1800РПб представляет собой двухадрееную па мять с организацией 32 у бат Структуры микроскеми соготи из лвух частей с независнькой адресацией, что позволяет использовать е как двухакальную систему для работы на две независнымо в дресов и данных. Для обеспечения этого режима в микросхеми оресументорие ряд скемотехнических решений, исключающих с бои и ошибки в работе. Матрица разделена на двя массилы с соби и ошибки в работальных узли мал адресации ячеся памяти, зависи и сучативания информации. На условном трафическом и зображения микросхемы (см. рис. 217, е) показана стема дресиях и управляющих сигналов: 5-разряд изй код зареса занала А (А_{Ан}—А_{В.}) и канала В (А_{ВI}—А_{в.}) изучевой разряд да, двя конгрольный для проверки на четность, сигнали взарешения записний жив и канала В (А_{ВI}—А_{в.}) сигнали зарешения записний и канала В (А_{ВI}—А_{в.})

(считывания) \overline{OE}_A , \overline{OE}_B , синхросигналы \overline{CA} , \overline{CB} , обеспечивающие выход считываемой информации при наличии разрешающих сит-

налов OE = 0.

Ввод и вывод информации осуществляют через два 9-разрядных двужправленных входа-выхода DA, DB. При ОЕ = 1 выходы находятся в состояни 1 Работа микросхемы структурно организована так, что обы масснав матрицы доступны для обращения к ими по обым какалам Между собой масснаы связавым так, что если информация записывается в один из них, то автоматически она записывается в отрой. Поэтому внешие микросхема функционирует как регистровое двужкамальное ЗУ с организацией функционирует как регистровое двужкамальное ЗУ с организацией двуж образованной выборокой для записи и считывания по двуж каналам одновременно. Для исключения ошибок в адресации предусмотрено устройство контроля

Существенной особенностью микросхемы является ее способность вывляять ошибки в коде адреса и данных по методу, конроля четностн. Уже было отмечено, что одан разряд в кодеадреса является контрольным. Такую же роль играет девятый бит в коде данных. В структурной схеме имеются узлам контроля четности адреса и данных и формирования сигналов ошибки ЕКА в канале А н ЕКВ в квалае. В д также сигнала преду преждения о возмоности ошибки в АЕО при совпадении адресов При выявлении ошибки в коде данных микросхема их не прииммает при записи и не выдает на выход при считывании, сопровождая эти операции признажами ошибко на соответствующих

выходах.

Микросхема выполнена по ЭСЛ-технологии, обладает высоким быстродействием. Для синжения влияния наводок в цепях питания предусмотрены две общие точки, одна из которых пред

назначена для выходных эмиттерных повторителей.

Функциональные возможности микросхемы позволяют применять ее в качестве буфера данных между бысгродействующим процессором и более медленными периферийными устробствами Она может быть использована также в качестве стека или блока РОН Для более подробото ознакомления с микросхемом можно обратиться к [18] Модификацией рассмотренной микросхемы является микросхема к [1800PIII6, у которой за счет исключения взанмосвязи между двумя массивами матрицы емкость удвоена 64×у 6 игг

Микросхема К555ИР30 содержит восемь адресуемых триггеров В этом заключается своеобразие микросхемы Адресуют триггеры трехразрядным кодом Для записн и считывания ниформации предусмотрены информациюнные вход н выход. Режимом

мнкросхемы управляет сигнал WE разрешения записи

В составе многих мнкропроцессорных комплектов имеются многорежимные буферные регистры (МБР) Самая распространенная структура МБР параллельный регистр со схемами уп-

равления, обеспечнвающими прнем ниформации в регистр и выдачу ее по запросу В табя 2.14 приведены микросхемы МРБ разных микропроцессорных комплектов. Эти микросхемы широко применяют для сопряжения модулей памяти с магистральными шинами, для построемия различных устройств управления.

Микросхемы буферных регнстров могут выполнять кроме осиовной ряд дополнительных функций Например, микросхему К589ИР12 широко применяют в качестве управляемого буфериго устройства, устройства прерывания, выходного буфера, фор

мирователя двунаправленной шины.

Микроскем К558ИРІ (рис. 2.19, а) влагеста 8-разрядным МБР и препиавначена для построения интерфейсних блоков при чесоров, ЗУ, контродлеров внешних устройет Смояным функциональным уклом структурной схеми (рис. 2.19 смояным функциональным уклом структурной схеми (рис. 2.19 смояным функциональным уклом структурной схеми (рис. 2.19 смояным функциональным бразрядным кодом записьявется по въстрам БІд—Пр. при система запися WR—О Считывание информации осуществляют по сигналу RD = 0 через выходиме буфермым услугиети и выходы микросхемы ор-еистра производит сигнал ЕR=0. Указанивые режимы микросхемы завыполняет при условии СS=0. Если СS=1 выходы микросхемы выкодымисть в третьем состоянии.

Дополнительной функцией микросхемы является проверка




Рис 2 19 Миогорежимный буферный регистр K588ИP1 а условное обозначение б структурная слема

даниях, заянсываемых или считываемых, на четность. Контроды принимаемой информации на четность осуществляет блок, который представляет собой многовходовый сумматор по модулю 2 с выходиным тритгером для фиксирования результать. На вход этого блока поступают принятый 8-разрядный код и один контрольный разрад. — бит четности, который приходит на вход ВІТ одновременно с информацией. Авализируя 9-разрядный код на услодноеменное диници определяя его невыполнение, болк контроля на своем выходе формирует сигнал ошибки ЕКО, который обхомиют запись ошибочно информацией в регисто.

Мікроскема может работать и в режиме формірования бита чентости при счатывания информации. В этом режиме счатываемый код поступает на вход блока формирования бита четиости Если код содержит нечетное число единиц, то из выходе блока формируется 1, в другом случае — 0. Этот сигнал с выхода ВПТ выходит из микроскемы параллельно с информационным кодом. Таким образом, в выходном Р-разрядном коде всегда будет выполняться условие четности едины. Поэтом утакая же микроскема на приемном конце а режиме контроля четности летрежим контроля и четность (при 0) али режим формирования к КSS8ИР! может быть эффективно использован при совместном ее применении с микроскемами ОЗУ для защиты модуля ОЗУ от ошибочной ниформации

Глава 3

ПРИМЕНЕНИЕ МИКРОСХЕМ ОПЕРАТИВНЫХ ЗАПОМИНАЮЩИХ УСТРОЙСТВ

3.1. Оперативная память на микросхемах статических ОЗУ

Когда речь заходит о применении микроскем памяти, то прежде всего указывают на възменлительные средства — ЭВМ различиого уровия: от высокопроизводительных ЕС ЭВМ до микроЭВМ и микропроцессорных устройств управления — коитрольеров Это обусловлено тем, что в вычислительных системах в зависимости от их назачаечия память завимает от 40 до 70% всего оборудования [9] От параметров ЗУ во многом зависят технические характернствия вычислительных средств.

Для реализации оперативной памятн широко применяют мнкросхемы статических н динамических ОЗУ: первые — для ОЗУ сравнительно небольшой емкости, вторые — для ОЗУ емкостью более 10К байт, поскольку они в большей степени удовлетворяют требованиям к габаритам, энергопотреблению и стоимости запоминающих устройств.

Микросхемы статических ОЗУ проще в применении, и поэтому

во многих случаях им отдают предпочтение.

Микросхемы вамяти для построения ОЗУ микроЭВМ яли микроподиссорного контрольтор выбирают, исходя из следующих давных: требуемая виформационная емкость и организации пламяти, быстромействие (давных требуемая виформационная емкость по гранизации пламяти, быстромействие (давных организации давных в давность по току и емкости, требования к устройствам ввода-восийство току и емкости, дольных узолов и другомейство давности давн

Блок ОЗУ в общем случае включает модуль ОЗУ, составленный из микросхем памяти, контроллер ОЗУ (устройство управленя), буферные регистры или магистральные приемопередатчики, шинные формирователи, обеспечивающие сопряжение по паточуак модуля ОЗУ с шинами апосед и данных

Значительное влияние на схему и характеристики контроллера и устройств сопряжения оказывает тип интерфейса, приня-

тый в данной микропроцессорной системе [27].

физический интерфейс представляет собой унифицированную менеродам то мунифицированную менеродамт коды адреса (шина адреса ША), данные (шина данных ШД), управляющие сигналы (шина управления ШУ), а также электропитание.

Для современных отечественных микроЭВМ и контроллеров применяют в основном интерфейсы следующих этипов: ИКІ для устройств на микропроцессоре К50ВМВО), И1 (для устройств на основе 16-разрядного микропроцессора К181ВВМВО, в частности для микроЭВМ семейства СМВ10 и др.), ИПИ (для семейства 16-разрядных микроЭВМ сэмектроника 60, «Электроника 16-разрядных микроЭВМ сэмектроника 60, «Электроника СБ» и др.)

Магистраль ИКІ включает 16-разрядную ША, 8-разрядную ШД и шину управления, из которой для блока ОЗУ используют линии сигналов MWTC (MEMW) — «Запись в ОЗУ», MRDC

(MEMR) - «Чтение из ОЗУ» [9, 62].

Магнстраль И41 допускает подключение к ней 8-разрядных устройств, так как имеет режим работы с байтами. Адресные признаки выборки младшего L- и старшего Н-байта содержат сигналы Ав и ВНЕ. Это обстоятельство обусловливает совместимость устройств из микропроцессорах К580ВМ80 и К1810ВМ86 при их объединении интерфейсом И41.


Магистраль МПИ межмодульного параллельного интерфейса выпочает сомещенную Геразрадиую шину «Панине-Адрес» ШД/А и шину управления с линями сигналов [26, 27]; SYNC—с скихронизация активного устройства» (каличие сигнало сичает, что ндет обмен по каналу); DIN —еВюд данах сичает, что ндет обмен по каналу); DIN —еВюд данах сичает, что ндет обмен по каналу); DIN —еВюд данах сичает, что ндет обмен по каналу); DIN —еВюд данах сичает, что ндет обмен по каналу; DIN —еВюд даных сомента данах и зу микропроцессром), DOUT —«Выпод даных» (запись данных в ЗУ); WTDT —еЗапись байтах: PPLY —скихронизация пассывного устройства» (выходной сигнал сопровождения данных). Все изэванные сигналы, комо РРLУ являются дя ОЗУ входими.

При необходимости можно осуществить сопряжение магнстралей ОШ и МПИ с помощью микросхемы К1801ВП1-054, которая представляет собой базовый матричный кристал, со схемой соединений его элементов, реализующей логику сопряжения.

Рассмотрим ряд примеров построения блока статического ОЗУ, обратив при этом основное виммание на принципы схемотехнической реализации основных функциональных узлов. Эти же вопросы применительно к динамическому ОЗУ рассмотрены в § 3.2.

При разработке ОЗУ одной из типичных является заализ объединения инкросхем памяти в модуль. Способ решения этой задачи иллюстрирует рис. 3.1, на котором приведен блок ОЗУ, емкостью 8К обайт, построенный на миноростема (ХЗУРУ)4 с возможностью его расширения до 32К байт, Каждая микроскема инжет одноразрядирую организации АКУ,1 бит. Для нарашивания разрядности слов до байта объединяют восемь микроскем DID — DD8 в субмодуль путем соединения всех одномненных выводов, кроме информационных Аналогично построен субмодуль DD9 — DD16.

Для нарашивания числа слов соединяют все одномнениев выволы микроскем субмодляей DDI — DDB в DD9 — DD16 кроме выволов для сигналов выбора микроскем CS1, CS2. Этя выволы подключают к выходом дешефратора DD17, назначение которого заключается в выборе субмодуля, адресумого старшими разрядями кода адреса Для для для для сигналы с уровем логического 0 появляются при входных кодах 000 и 001. В первом случае открыт доступ к субмодулю DD1 — DD8, во втором к субмодулю DD9 — DD8, во тором к субмодулю DD9 — DD8, во



на микросхемах памяти с раздельными линиями ввода-вывода данных Рис 3.1 Блок статического ОЗ3

гнчиых субмодулей, т. е. до 32К байт, либо использовать часть

выходов для подключення к ним модулей ПЗУ.

Такую организацию памяти, как на рис. 3.1, иазывают страиичиой, а субмодуль — страницей. Полезио иметь в виду возможность измечения адреса страниц, т. е. ее положения в адресиом пространстве, подключением вывода СS к нужному выходу

дешифратора DD17.

Старший разрад кода адреса A₅ использован для разделеиня адресного пространства емиоство 654 из две равные части. При A₃ = 0 дешифратор DD17, вмея на управляющем входе V1 разрешяющий сигвал с уровенм ологического 0, обеспечивает формирование на своях выходах сигналов выбора страини. При A₅ = 1 дешифратор DD17 доакирован, на его выходах уровин принимают значения логической 1 и тем самым обеспечивается запрешение доступа к странвиам ОЗУ Вторая подовива адресного пространства емкостью до 32К байт может быть использована для адресации устройств ввода-вызода. При необходимости существенного увенчения емкосты паймяти используют четьвана для адресации устройств ввода-вызода. При необходимости существенного увенчения емкосты паймят используют четьре старших разряда кода адреса A₁ — A₅ В таком случае можно применить дешифратор К555ИДЗ, имеющий 16 выходом, что позволият получить модумъ вамяти емкостью по 64К байт.

Регистры DD20, DD21 выполняют функции буферов адресной шимы. Буферизация шин необходним для повышения на и агрузочной способности по току и емкости. Например, лиини ША микропроцессора RP580ВМб0,й микот допустимые значения тока до 1,8 мА и емкости до 100 пФ. Учитывая, что значение емкости каждюго адресного входа микросхем памяти серин К537 дваво 5... 10 пф. получаем в схеме на рис 3.1 емкостную нагруздваво 5... 10 пф. получаем в схеме на рис 3.1 емкостную нагруз-

ку каждой линин ША более 100 пФ, что обусловливает необходимость включения буфера.

Применене регистров КР580ИР82 в качестве буфера увеличивает нагрузочную способность линий ША до 32 мА и 300 пФ. Один из разрядов регистра DD20 (выводы 5, 15) использован лая буфевизации линии сигнала МWTC, который управляет ре-

жимом записи-считывания микросхем ОЗУ.

Запись информации в регистр КР580/ИР82 осуществляют по стробу, подвавемому на вход СЕ (вывод 11), либо при маличин из этом входе постовнного уровия логической 1. Считывание информации воломки при маличин. ав входе ОС (вывод 9) сигнала с уровнем логического 0. При ОЕ = 1 выходы принимают третье состояние. Разрешающее значение счинала ОЕ формирует логический элемент DD23 при воступаения котя бы на один из его входов сигнала с уровнем логического 0. Следовательно, при обращения к модулю ОЗУ, когда один из сигналов выбора страницы СЅ1 или СЅ2 равен 0, на выходе DD3 формируется сигнал с уровнем 0, открывающий для течения регистры DD20, сигна сигна с уровнем 0, открывающий для течения регистры DD20,

DD21. При увеличении числа страниц необходимо задействовать дополнительные входы DD23.

Для буферизации ША можио использовать также микросхемы магистральных приемопередатчиков и шиниых формирователей.

Совряжение модуля ОЗУ с шиной данных реализоваю им микросхмах цинных формирователей КУВФЛПБ (DD18, DD19). Микросхема указаиного вида имеет 4-разрядные входной и выходной каналы D1, — D1ь, D0, — D0ь, 4-разрядный двунаправленный канал D1, — D1ь, D1, — D0ь, 4-разрядный двунаправленный канал D1, — D1ь, D1, передача информации обспеченается при сигиале с уровнем догического 0 на входе СS. При иаличин на входе СS. Снимается с уровнем догической 1 все выходы переходят в третье состояние, Сигнал СS сиимается с выхода DD23.

Направление передачи ниформации завмент от сигнада МRCC, подаваемого на вход W/RC при 0 информации передается со входов DI на выходы DB, при 1 со входов DB на выходы DC. Спедовательно, при МRDC—0 информации с выходов микроскем ОЗУ поступает в шину данных, при МRDC—I из шины занимы ча входы микроскем ОЗУ

Для буферизации шины даиных можио использовать также микросхемы шинных формирователей других серий, например К555АП6, магистральные приемопередатчики К580ВА86, К580ВА87 (с ниверсными выходами), К588ВА1 и др.

Другой вариант построения блока статического ОЗУ емкостью 8К байт приведен на рис. 3.2. Блок включает два субмо-




Рис. 3.2. Блок статического ОЗУ на микросхемах памяти с общими линиями ввода-вывода данных

дуля (страницы) памяти DD1 — DD8 и DD9 — DD16 по 4К байт каждый, буфер шины адреса DD20, DD21, буфер шины адиных DD18, программируемое адресное устройство DD17 и логические элементы DD19 для формирования стиалов выбора

транни.

Субмодули построены так же, как на рнс. 3.1, но с тем отличием, что у каждой викросхемы информационные вход DI и выкол DO соединены на выведены на одну линию ШД. Кроме этого, здесь применены микросхемы тактируемых статических ОЗУ КS57РУЗ, которые трефото при каждом обращения к ним подачи импульсного сигнала на вход СЅ. Переход таких микросхем из режима хранения в активный режим зајиси лаги считывания осуществляется переключением сигнала СЅ из состояния 1 в состояние О. После окончания операции залиси лаги считывания для подготовки к следующему циклу необходимо установить сигнал СЅ в состояние 1.

Для обеспечення импульсных сигналов CS1 и CS2 в схеме блока ОЗУ предусмотрено стробирование элементов DD19.1 и DD19.2 импульсом, который формирует узел DD22.1 DD22.2 При импульсим воздействии на его вхолы сигналов М

записн н MRDC при считывании информации.

Для выбора одной из двух страниц ОЗУ использован разряд Алу кола апреса: при 0 выбирается страница DD1 — DD8, при

1 - страннца DD9 - DD16.

Буфернзация ШД реалнована на микроскеме DD18 магистрального приемоперсатчика (МПП) КР580ВА86, который представляет собой 8-разрядым двунаправленный формирователь, обеспечивающий ток нагрузки до 32 мА н емкость 300 м Микроскема миест двунаправленный канал А, подключаемый к магистрали, и двунаправленный канал В, подключаемый к ОЗУ

Выходы обоих каналов имеют три состояния, Каналы управляются сигналами направления передачи данных W/R и отключения СS. Передача направления разрешена при СS = 0, причем если W/R = 1, то направление передачи станала А канала А канала В сели W/R = 1, то передачение передачи станала А канала В сели W/R = 1, то передачение передачи станала А канала В сели W/R = 1, то передачение передачи станала А канала В канала В

Особенностью рассматриваемого блока ОЗУ является при-




Рис 3.3. Блок статического ОЗУ с интерфейсом И41 на микросхемах памяти с байтовой организацией

менение программируемого адресного устройства DD17 Оно представляет собой схему сравнения двух трехразрядных кодов. Опориый код B₂B₁B₀, устанавливаемый перемычками S1 — S3. является адресом данного блока ОЗУ. При совпадении кода с шины адреса A15 - A13 с опорным кодом схема сравнения формирует сигиал разрешения для регистров DD20, DD21 и магистрального приемопередатчика DD18. По этому сигналу код адреса A11 - А0 поступает на адресные входы модуля ОЗУ, а его информационные входы и выходы коммутируются на шину данных. При отсутствии сигнала разрешения на входе DD17 модуль ОЗУ отключен от шины адреса и шины данных.

Пример построения блока ОЗУ с 16-разрядной шиной дан ных, ориентированного на интерфейс И41, приведен на рис. 3.3. Модуль ОЗУ состоит из двух банков памяти емкостью 2К байт каждый. Банк L (DD1) хранит младшие байты, банк H (DD2) старшие байты. Информационные выводы DD1 подключены к младшим линиям Do - Dr шины данных, а выводы DD2 - к

старшим D₈ - D₁₅.

Управление доступом к банкам и режимом их работы осуществляют сигиалами MRDC, MWTC, ВНЕ, Ао в соответствии с табл. 3.1. Блок ОЗУ, как следует из таблицы, выполняет операции записи и считывания как 16-разрядного слова, так и любого из его двух байтов. Сигналы выбора банков формируют логические элементы DD5.1 и DD5.2 в зависимости от значения сигиалов A₀, ВНЕ и при наличии сигнала разрешения, синмае мого с выхода дешифратора DD3 в режиме обращения к ОЗУ когда код А15 - А12 соответствует выделенной для блока ОЗУ области адресного пространства

Таблица 3.1. Режимы блока ОЗУ

BHE	Α,	Ata-A	MWIC	MRDC	Режим		
. 0	0	-A	0'	1	Запись слова		
0	0	. A	0	0	Чтение слова Запись L-байта		
3 :	0	-A -	0	0	Чтение L-байта Запись Н-байта		
0	1	A	1	0	Чтение Н-байта		
х .	X	Х	1	F	Блокировка (Отключено)		

Поскальку модуль ОЗУ реализован на микросхемах памяти тактируемого типа К537РУВ, необходимо снгиалы выбора банков формировать в форме нипульса при каждом обращении к ОЗУ. С этой целью использованы сигналы МRDС и МWTС, объединения—погическии элементом DD4, которые стробируют выход DD3 в каждом цикле обращения к памяти для записи или синтывания нифолмания.

Мікросхемы КЗЗТРУВ, как и КЗЗТРУВ, РУІО, КМЅВІРУБ, имеют вход ОЕ для сигнала считывания. Поэтому при использованин указанных микросхем памяти отсутствует необходимость в логике управления рёжимом записи и считывания: сигнал записи МИТС подается на вход WVR, а сигнал считывания

MRDC на вход ОЕ.

На рис. 3.3 не показаны буферы шин адреса и данных, но предполагается, что шины буфернзованы. В качестве буферных регистров адреса для муньтиплексирования адреской магнстрали микропроцессора КМВ10ВМВ6 используют микросхемы КРЕВ10ИР82 для КРІВ10ИР83 (с ниверсными выходами), а также аналогичные им регистры серин К580, показанные на рис. 3.1.

Для буферизации шины данных применяют микросхемы КР1810BA86 или КР1810BA87, а также аналогичные им маги-

стральные формирователи серин К580.

Пример включення микросхемы магнстрального формирователя в шину данных показан на рис. 3.2. Для 16-разрядной шины данных требуются пве такие микросхемы.

данных требуются две такне микросхемы.

При использовании микросхем памяти, не имеющих специнального входа для синтала считывания, несколько усложивется схема устройства управления. Варнант построения блока ОЗУ

на таких микросхемах приведен на рис. 3.4.

Модуль ОЗУ на микросхемах КР537РУЗ состонт из двух баиков памяти, информационные входы и выходы которых соединены с 16-разрядной шиной данных через микросхемы К589АП16 (по две на каждый банк). Принципиальная схема подключения




Рис 3.4 Блок статического ОЗУ с интерфейсом И41 на микросхемах памяти с одноразрядной организацией

указанного шниного формирователя к ОЗУ и к магистрали показана на рис. 3.1

Селектор адреса DD17 и логические элементы DD18.1 — DD18.3 тря обращения к блоку G3У формуруют сигнат выбора для микросхем памяти и буферов шины данных DD21 — DD24 — DD2

Сиглалы управления режимом записи и считывания для микросске ОЗХ формируит логические элементы DD19, а для буферов ШД логические элементы DD20, обеспечивая работу блока. ОЗУ в соответствии с табл. З.1. В режиме записи сигнал МWTC = 0 поступает на входы W/R либо обойх банков памяти через элементы DD19, либо одного из них в зависимости от значения сигналов ВНЕ, до. Одиовременно элементы DD20 формиурот сигнал W/R=1 для буферов ШД, одного или оболх, которым обеспечивается направление передачи информации от канала DВ к каналу DО, т.е. из шими данных модуль ОЗУ.

В режиме считывания сигнал МWTC=1 через элементы DD19 открывлее для чтения данных обе бания памяти. Однако в ШД информация может поступить только через те буферы, которые будут инеть на входах W/R сигнал МРDC=6, обеспечивающий инправление передачи от канкала DI к канкалу DB, те с выкодов модуля ОЗУ в шину данных Этот полерендизопий

считывание данных в ШД сигнал формируют элементы DD20.2 и DD20.4 в зависимости от значений сигиалов ВНЕ. А.

При отсутствин обращення к блоку ОЗУ, когда сигналы на входах CS микросхем памяти и буферов ШД имеют неактивное значение, равное логической 1, блок ОЗУ отключен от магистралн

Перейдем к рассмотренню особенностей построення блоков ОЗУ при использовании магистрали МПИ. Вариант реализации блока статического ОЗУ на микросхемах памяти тактируемого

типа К537РУЗ приведен на рис 3.5

Молуль ОЗУ построен по структурной схеме с двумя байтовыми банками: L-банка DD1 — DD8 и H-банка DD9 — DD16. Баик состоит из восьми микросхем, у каждой из которых объединены информационный вход DI и выход DO одной линией. Таким образом у банков образовано по восемь совмещенных вхо-

дов-выходов DIO, которые соедниены с соответствующими линиями шины данных. Заметим, что применение микросхем памяти тнпа Қ537РУ8, РУ9, РУ10, имеющих байтовые совмещенные информационные входы-выходы, существенно упрощает схему блока ОЗУ и уменьшает число микросхем в нем. Кроме того, указанные мнкросхемы имеют вход для сигиала чтення, что позволяет использовать более простую схему управления режниами работы модуля ОЗУ

Одиоименные адресные входы банков объединены и выведены на шину адреса. Три старших разряда адресного кода А13А14А15 использованы для адресации блока ОЗУ. Они подведены к адресному устройству (селектору адреса) DD17, назначение и работа которого были рассмотрены ранее.

Для выбора режима работы с банками служат сигналы Ао и WTBT, а режим записи и считывания задают сигналом DOUT при выполненин условия обращення к блоку ОЗУ, когда на выходе DD17, фиксированном перемычкой S1, появляется сигнал

с уровнем логического 0.

Логика управления реализована на элементах DD18, DD19 Ключ DD26 нормально открыт для снгиалов выбора банков. Он закрывается только при отключении или сбоях питания и формирует на своих выходах сигналы с уровнем логической 1, запрещающие доступ к банкам. Этот ключ вместе с устройством подключения буферного источника питания GBI к микросхемам памятн обеспечнвают сохранение ниформации в банках при отключении питания. Следует обратить внимание на то, что буфериый источник питання через днод VD3 подключен к выводам питання всех микросхем памяти и ключа DD26. При пропаданни напряження 5 В диод VD3 открывается и указанные мнкросхемы оказываются под напряженнем GB1, достаточным для сохранення информации

Рассмотрим работу модуля ОЗУ в различных режимах




Рис 3.5. Блок статического ОЗУ с интерфейсом МПИ

Прн активном значении сигнала WTBT реализуется режим работы с байтами, а выбор банка осуществляют сигналом Ад-прн 0 открывается доступ к L-банку, прн 1 к. Н-банку. Еслн сигиал WTBT принимает неактивное значение, то незавнению от уровия сигнала Ад-открывается доступ к обоим банкам для запис иля сигнъвания 16-разрядного доова.

Для записи необходимо иметь активное значение сигнала DOUT, который элементом DD19.1 передается на входы W/R обоих банков. Считывание осуществляется при неактивном зна-

ченин сигнала DOUT.

Сопряжение адреской шним и шины данимх с общей шниой СДанные Адресь осуществляют регістры DD20, DD21 магнотральные формирователи DD22, DD23. Буфер DD24 необходим для повышения нагрузочнобі способности анинй управления, С выходов DD24 синимог буферизованные сигналы управления функціональными узлами болов ОЗУ.

Взаимодействне общей шины с внутримодульными осуществляется следующим образом. Код адреса фиксируется в регистрах DD20, DD21, нмеющих разрешающие уровни снгиалов на входах СЕ и ОЕ. Сигнал ВSУ формирует микропроцессор

К1801ВМ1 на весь цикл обращения к памяти.

Возможен варнант подключения входа ОЕ к точке с нулевым потеициалом. В таком случае выход регистра постоянно открыт для считывання.

К выходам регистров подключаются лниин шины адреса, по которым передаются сигналы кода адреса баиков памяти A_1 — $A_{1.5}$ выбора банка памяти A_2 .

Данные в общей шние для записи их в память появляются после кода адреса и поступают на кодлы кок регистров, так и обуферов ШД. Входы регистров в это время закрыты активным зачачением сигнала SVNC, так что воладействие данные оказывают голько на входы буферов DD22, DD23. Направление передачи буферов определяет сигнала DIN, который при записи имеет уровень логической 1. Следовательно, данные передаются от канала СПР в данные передаются от канала данных из модуля ОЗУ в общую швну сигнал DIN с активным зачачением переключает на при обращения микропроцессора к блоку ОЗУ, когда сигнала DIN в ды DOUT инсет активные зачачения и в результате формируют с помощью элементов зачачения и в результате формируют с помощью элементов DO25.1 и DD25.2 сигнал аступа в ССУТНЯ ССУТНЯ КУСТРОВ СПР В ССУТНЯ КУСТРОВ СПР В СОСТИВ КУСТРОВ СПР В СОСТИВ КУСТРОВ СПР В СОСТИВ КУСТРОВ СПР В СОСТИВ В СОСТИВ В СОСТИВ СОСТИВ В СОСТИВ

Буфер DD24 работает в режиме передачи от канала А к каналу В благодари подключению к его входу W/R напряжения высокого уровяя. Однако этот режим реализуется только лри обращении микропроцессора к блоку ОЗУ, когда сигнал ВSУ, действующий на вход СЅ буфера, принимает активиюе значение.




Рис 3.6. Блок статического ОЗУ с контроллером К.

Другой вариант построения блока статического ОЗУ, ориентированного на интерфейс МПИ, представлен принципнальной схемой на рие. 36 13, 60). Модуль памяти реализован на микроскемах К537РУЗ в виде двух банков памяти: L-банка DD6— DD13 и H-банка DD14— DD21 емкостью 4К байт кажный

По структуриой схеме данный модуль ОЗУ аналогичен рассмотрениому выше (см. рис. 3.5). Его отличительной особенностью является наличие контроллера ЗУ (КЗУ) DD23, реализованного на микросхеме К588ВГ2 и предназначениого для выпол-

нения всех управляющих функций.

Другая особенность рассматриваемой схемы блока ОЗУ состоит в применении КМДП-микросхем серии К588 для реализации всех интерфейсных уфикций. Вигуримодульную шину адреса формируют регистры К588ИРI DDI, DDZ. Устройство и режимы работъв этого регистра описамы в § 2.3 (ск. рис. 2.19)

Шику двиких формируют два магистральных приемопередатчика (МПП) KS8BAI DD4, DD5. Направление передачы определяют сигиалы на входах AB и BA, мапример, при $\overline{AB}=0$, $\overline{BA}=1$ передача задвику осуществляется от канала A к кана \overline{AV} B. При $\overline{AB}=\overline{BA}=1$ выходы каналов переходят в третъе

(высокоомное) состояние.

Контроллер ЗУ предназначен для организации блюков ОЗУ и ПЗУ емкостью не менее 4К слов. В структур КЗУ вколит адреское устройство, программируемое перемычками SI.— SЗ сигналы DA, а Общей цины адресурт КЗУ При их совпадении с адресими кодом, установлениям перемычками, КЗУ осуществляет один из четырех режимов обыема матистрали с блоком ОЗУ в зависимости от значений сигналов управления и сигнала DA, адреса байта (таба, 3.2).

Для согласования КЗУ с микросхемами памяти по времеиийм параметрам служат RC-цепи, подключаемые к выводам RCR и RCW. Постоянияе времени RC-цепей определяют задержку выдачи сигвала готовности данима: RPLY относительно снигалов СЗО и СЗГ при синтывании (RICI) и записи (RC2C) даимых, в ОЗУ. Параметры RC-цепей подбирают так, чтобы при DIN = О ответный сигима RPLY ме опережал выдачу данимх

Таблица 3,2 Таблица истиниости КЗУ

SYNC	DOUT	DIN	WTBT	DA,	CSO	CSI	Режим ОЗУ
0 0 0 0 ·	0 0 0 X	0 1 1 1 X	1 0 0 X	X X 0 1 X	0 0 0 1	0	Чтение слова Запись слова Запись L-байта Запись Н-байта Блокировка

из ОЗУ на ШД, а при DOUT = 0 обеспечивал запись данных в модуль ОЗУ.

Шина «Даниме-Адрес» разделена регистрами DDI, DD2 и МПП DD4, DD5 на ША и ШЛ, к которым полключены соответ-

ствующие выводы модуля ОЗУ.

Буферизованиые линии управляющих сигналов BSYNC, BDIN, BDOUT, WTBT подключены к КЗУ, ко входам СS регистров (BSYNC) и W/R микросхем памяти (BDOUT) и ко входам управления направлением передачи МПП (BDIN, BDOUT).

В режиме обращения к блоку ОЗУ на шину «Данина»-Адресь подают код адреса. По сигналу ВЅУМС =0 его 12 разрядов $A_{12} - A_1$ записываются в регистры DDI, DD2, а старшие разряды $A_{13} - A_1$ и разряд, A_2 поступают в XSУ, где происходит сравнение поступившего кода с установлениям перемычками $S_1 - S_3$. При совпадении кодо в и в завенмуюсти стигналов управления формируются сигналы выбора CS0 и CS1 в соответствии с табол. 32, открывающие доступ для записи наи сунтыметствии с табол. 32, открывающие доступ для записи наи сунтыметствии с табол. 32, открывающие доступ для записи наи сунтыметствии с табол. 32, открывающие доступ для записи наи сунтыметствии с табол. 32, открывающие доступ для записи наи сунтыметствии с табол. 32, открывающие доступ для записи наи сунтыметствии с табол. 32, открывающие доступ для записи наи сунтыметствии с табол. 32, открывающие доступ для записи наи сунтыметствии с табол. 32, открывающие доступ для записи наи сунтыметствии с табол. 32, открывающие доступ для записи наи сунтыметствии с табол.

вания к модулю ОЗУ и МПП DD4, DD5.

В режиме считывания при формирования сигналов выбора напряжение на выводе RCR сенижается до инакого уровня и затем израстает с постоянной временя RICI. При достижения этим мапряжением определенного уровия и с приходом сигнала ВDIN = 0 КЗУ формирует сигнал RPLY сопрвождения двиных, считываемых из ОЗУ в магистраль через МПП DD4, DD5, открытые в маправления ВА сигналом ВDIN. При BDIN = 1 сигналы СSО и СSI переходят в состояние 1 в выборка ОЗУ прекращается. Выходы МПП переходят в третье состояния

В режиме записи по сигналу ВООИТ—О и в зависимости от состояния сигналов WTBT и DA₆ (табл. 3.2) формируются сигналы выбора CSO. CSI. Через открытые в направлении АВ МПП DD4, DD5 данные поступают в ОЗУ. При этом напряжение на вывора ЕСW становится низкого урови и затем нарастает с постоянной времени RZC2, вызывая с определенной задержкой сигнал RPLY—О. При ВDOUТ—1 выборка ОЗУ пре-

кращается.

Цикл обращения к ОЗУ завершается при переходе сигнала BSYNC в 1. При этом входной регистр КЗУ открывается для приема кода адреса в следующем цикле обращения к блоку ОЗУ.

Применение контроллеров К588ВГ2 позволяет подключать к системной магистрали до восьми блоков, аналогичных рассмотренному, что обеспечивает расширение емкости памяти до 64К байт

Для сохранения данных при отключении напряжения питания в блоке ОЗУ предусмотрены буферный источник напряжения GBI и устройство его подключения (VDI, VD2, R3, R4) к микросхемам памяти при сбоях в питании. Принципиальная схема устройства несколько отличается от приведенной на рис. 3 5, но

по прииципу действия оин аналогичны.

Рассмотренные варианты построения блоков ОЗУ показывают, что для сопряжения модуля ОЗУ с магистралью требуются дополнительные микросхемы, которые выполняют функции мультиплексирования линий магистрали, дешифрации модол длреса, увеличения нагрузочной способности шии. Кроме того, сам модуль ОЗУ состоит ва большого числа микросхем памяти, осбенно при использования микросхем с одкоразрядной организация.

Все это обусловливает значительные размеры блоков памяти, трудоемкость их изготовления и затрудияет разработку компакт-

ных встраиваемых электронных устройств с памятью.

Значительную часть указанных затруднений можно устранить, применив одиокристальные блоки памяти со встроениым интерфейсом, к которым относится БИС статического ОЗУ К1809РУІ емкостью 1КУ.16 бит (рис 3.7) Краткая характеристика БИС приведена в 6.2.1

Микросхема К.1809РУІ орнентирована на магистраль МПИ и нмеет 16 выводов для подключения линий шины «Даины-Адрес» и пять выводов для сигиалов управления. Встроенный нитерфейс обеспечивает возможность подключения к системной магистраль МПИ до 32 БИС без доподнительных микросхем [21]

По своей структуре и функциональным возможностям БИС аналогична блокам ОЗУ приведенным на рис 3.5 и 3.6. Выводы




Рис 37 Микросхема статического ОЗУ К1809РУ1 емкостью 1К×6 бит а скам подключения к магистрали МПН 6 — временные диаграммы при счи тимении в — в режиме записы с — в режиме «Считывание нодификация записы»

 ${
m ADIO_0} - {
m ADIO_15}$ в режиме адресации имеют следующее назиа чение: ${
m A_0} - {
m Ko}$ дареса вчеек ламяти иакопителя БИС, ${
m A_10} - {
m Gut}$ голокировки записи: при ${
m D}$ доступ к иакопителя БИС для записи данных закрыт, при ${
m I} - {
m paspetter}$; ${
m AIS} - {
m Gut}$ гареса са байта: по ${
m D}$ опо ${
m D}$ апресуется маалини байт, при ${
m I} - {
m constraint}$ — стариней.

Ан — Ал — кол алреса БИС.

Программирование, адреса ВИС осуществляют обращением крегистру адресного устройства по адресу FFFO и заимем в него 5-разрядного кода. В дальнейшем при обращение к БИС в адресим устройстве компаратор сравнивает принятый код Ад. — Ал и записанный в регистр адрес и при их совпадении разрешает режим обмена с магистральо. На рис. 3.7 пераставляющей к разрешает извания (рис. 3.7, d.), а паписи байта (рис. 3.7, d.), а паписи байта (рис. 3.7, d.) а посе образовать слова сигнал WTBT имеет уроверь 1, считывания слова и записи байта (рис. 3.7, d.). Во всех режимах код адреса удерживают на дине относительно сигнала SYNC из время не кенее 20 ис для его наделеной записи в адресия физекто БИС.

В режиме считывания (ркс. 3.7, б) выбранное из накопитела слово схораниется выходимы регистрои и выдается на шину по сигналу DIN в сопровождении сигнала RPLY. В режиме записи слова вин байта данике поступают в накопитель при налучии разрешения на запись, которое содержит адресный сигнал Аь. При отсутствии такого развешения БИС даботает только в режиме

считывания аналогично ПЗУ.

Микросхема К 1809РУІ алектрически и конструктивно содместима с микропроцессорным БИС серии К1801. На основе названных БИС построены однодалятые микро-ВВМ нового помоления семейства «Электроикка СБ», в жоторых на основе микросхемы К1809РУІ реализовано статическое ОЗУ емкостью (8. —12) КХ Х 16 бит. Совместно с данной микросхемой в микрокоитролерах применены микросхемы К1809РУІ реализовано статическое ОЗУ насочного ТЗУ емкостью (4 КХ 16 бит и К573РФЗ (см. § 4.1, 4.3). Положительной особенностью названиях микросхем является то, что они, имея встроечный интерфейс, могут быть непосредственно подключены с истемной матистрани и позволяют, таким образом, формировать блоки ОЗУ и ПЗУ требуемой емкости без дополиительных функциональных узлов.

3.2. Построение динамических ОЗУ

Для построения блоков оперативной памяти динамического типа применяют микросхемы динамических ОЗУ (см. § 2.2).

Эти микросхемы имеют ряд особенностей, существенио от-






Рис 38 Блок динамического ОЗУ


личающих их от микросхем статических ОЗУ: мультиплексирование адресного кода, более сложные временные днаграммы сигналов управления, регенерация хранимой информации, значительное рассогласование входов и выходов с ТТЛ-линиями по сопротивлению и возможность появления помек типа отражений, к которым динамические микросхемы весьма чувствительны

Указанные особенности микросхем памяти оказывают значительное влияние на структурные и схемотехнические решения при построенин динамических ОЗУ, а также на режимы их работы. Как и для статических ОЗУ, задача реализации динами ческих ОЗУ многовариантна. Поэтому способы ее решения рассмотрим на некоторых примерах, обратня основное внимание на применение микросхем памяти и режимы управления их работой.

На рис 3.8 приведена структурная схема блока динамического ОЗУ емкостью 64К байт для 8-разрядных микропроцессорных устройств, реализованных на комплекте БИС К580 Варианты реализации функциональных узлов приведены на

рис. 3.9 и 3.10 [30].

Модуль памяти (рис. 3.9) DDI DD8 построен на микросхемах К565РУ5 путем соединения их однонменных выводов кроме ниформационных. Сигналы RAS и CAS формирует коитроллер ОЗУ СLС (рис. 3.10), сигнал MWTC с шины управления подан на вход W/R. Для снижения степени рассогласовання с ТТЛ управляющими элементами целесообразно подключение всех адресных н управляющих лнинй ко входам микросхем памяти осуществлять через резисторы с сопротивлением 20 30 Om [28]



The U.S. Daton Annamineration COS of Mynbininenacypom node against




Рис .3 10 Контроллер динамического ОЗУ

Буфер выходных данных DD13 реализован на параллельном в разрядиом регистре К580ИР82. Ом может быть построен также на других регистровых микросхемах (табл. 214), матчетральных присмопередатчиках, изпример К580ВА86, или миогорежимых буферных регистрах. Сигналы управления регистром выра батывает конгроллер ОЗУ. Сигнал ОЕ управляет выходами при 0 они открыты для сигнывания, при 1 — переходят в третье состояние, сигнал СЕ управляет входами: при 1 они открыты для записи, при 0 — блокированы,

В рассматриваемом нарианте реализации блока ОЗУ буферизовани только его выхолые линии. Воможимы и другие съособы соединения модуля ОЗУ с шиной данизы: через бубры жодных и выходных ниформациониях линий, как на рыс. \$1, или через магистральный приемопередатчик типа K580EA86 с объединением информационных зоход в находа каждой микло-

схемы, как на рнс. 3.2 и 3.5.

Мудьтипаексор DD9 — DD12 обеспечивает последовательный во времени воод адресного кола строк A_i ($A_k - A_k$) и столово во времени воод адресного кола строк A_i ($A_k - A_k$) и столово A_i ($A_k - A_k$) в модуль ОЗУ. Адресивые сигнальстваем образовательного и входы КІ, К2 и КБ, К6 мудьтипаексорных миворовые сигналь в входе А(A_i /A, A_i) пи и камираети до до управлением сигналь в входе A_i /A, A_i , дри и наличии и адругом управляющем входе B_i /A B_k (A_i) кам колодам подключаются камирам B_i (A_i) B_i следова B_i /A B_k (A_i) кам колодам подключаются камирам B_i /К, B_i) (A_i) следова B_i /К, B_i) (A_i) (A_i) следова B_i /К, B_i) (A_i) ($A_$

тельно, на адресные входы ОЗУ поступает адрес строк А., при Ау/Ау = 1 к выходам подключаются каналы К2. К6 н к ОЗУ направляется код адреса столбцов Ау.

Сигналы управления: REF — признак режима регенерации н Ау/Ау — сигнал мультиплексирования каналов, вырабатывает

контроллер.

В режиме регенерации REF=1 и мультиплексор коммутирует на выходы при изменении Ау/Ах каналы КЗ, К4 и К7, К8. Но так как указанные каналы попарно соединены, то на результат коммутации сигнал Ау/Ах влияния не оказывает: при любых его значеннях на выходы мультнплексора поступают адреса регенерации A., вырабатываемые счетчиком DD19, DD20 контроллера. Эти сигналы адресуют только строки, сигналы адреса столбцов. в этом пежние на адпесных входах отсутствуют.

Пля реализации мультиплексора, кроме К155КП2, могут быть непользованы микросхемы К555КП2, К555КП12 без изменення

разволки посалочного места на печатной плате.

Контроллер ОЗУ (рис. 3.10) включает узел DD14 — DD18 формировання сигналов управлення модулем ОЗУ и мультиплексором адреса и узел DD19, DD20 формирования 8-разрядного адресного кола регенерации Аво - Авт.

Временные диаграммы формируемых контроллеров сигналов управлення приведены на рис: 3.11. Задающими являются выходные сигналы генераторной микросхемы КР580ГФ24 OSC с частотой 18 МГц и Ф2 с пернодом 0,5 мкс. Входными для контроллера являются также сигналы MWTC, MRDC, INHI, которые поступают из шины управления.

Сигналы управления мультиплексором формируют регистр DD14 и схема управления режимом обращения к модулю ОЗУ на элементах DD15, DD16. При обращении к ОЗУ на выхоле DD16.1 появляется 1, которая по переднему фронту Ф2 записывается в DD15.1 и ноявляется на выходе этого триггера. Второй триггер DD15.2 сохраняет свое нулевое состояние, имея на инверсном выхоле 1. Поэтому выход DD16.4 переходит в состояние 0 и обеспе-



Рис 311 Временные днаграммы сигналов управления

чивает REF = 0, при котором мультиплежого коммутирует на адрес мые входы ОЗУ адреса стром $A_{\rm A}$ и сталбилов $A_{\rm B}$ Вола Тита адресов в микросхему производят сигналы RAS и CAS, которые формируют регистр DD14 и дополнительные долические элементы DD17.1 DD18.1 так, чтобы было выполнено требование по времениюму савнут сигнала CAS отностиетьные RAS.

Одно-ременио с указанными сигналами в режиме обращения мормуруются сигиалы CE=1 и $\overline{OE}=0$ (при MRDC=0), обеспечивающие обмеи модуля O3V с шиной через буфериый регистр DD13 для записи в O3V (CE=1, $\overline{OE}=1$ и выход DD13 отключен)

н счнтывания из ОЗУ (CE=1, $\widetilde{OE}=0$) информации

В коние цикла обращения к ОЗУ, как вылю ягу рег. 3.11, конт ролдер формирует сигнал регенерация (REF = 1, который сврез мультиплексор коммутирует выходы счетчика DD19, DD20 из адресные входы ОЗУ и таким образом обсетечивает регенерацию информации в ЭП адресуемой строки каждой микросхемы памяти По окомчания сигнала REF счетчик адресь регенерации переходит в следующее состояние и формирует на своих выходах адрес оче редной строки.

При отсутствни обращения к ОЗУ (MWTC = 1, MRDC = 1) нля при наличии сигиала запрета 1NHI = 0 блок ОЗУ работает только в режиме регенерации С каждым тактом Φ^2 контроллер формирует сигиалы \overline{RAS} , REF и кол адреса очередной строки н

ницинрует работу модуля памяти по циклу регенерации. Процесс регенерации прекращается при обращении микро-

процессора к ОЗУ, и контроллер обрабатывает требование микропроцессора. В конце цикла обращения контроллер переводит блок ОЗУ в режим регенерации, продолжая этот процесс с адреса-

на котором он был прерван.

Регенерации, осуществляемая по описанному алгоритму, полу чам название спрозрачной»: она незаметна для микропроцессора и не синжает скорость обработки программ. Условием для приме неиня этого способа является наличие временийх интервалов между двуня любыми обращениями микропроцессора К ОЗУ, до статочных для проведения одного цикла регенерации, т. е. регенрации при обращения к модулю ОЗУ по одному адрессь.

Алгоритмом работы микропроцессоро X580В/M80 такие интер вами предусмотрены: минимальный цикл между двумя любими обращениями к памяти состиот из трех тактовых периодов сигнала Ф2 При номинальной частоте генератора К580ГФ24 18 М/ц длительность такта Ф2 равва О5 мкс. Если учесть, что на выпол нение одного цикла регенерации микросхем К565РУ5 Б-Д требу сега время 230. 460 кс (табл 2.13), то счевадив возможность реализации в микропроцессормых устройствах на комплекте БИС К580 способа «прозрачимо» регенерации.

При этом способе время полной регенерации ОЗУ емкостью




Рис 3.12 Блок динамического ОЗУ с интерфейсом И41

64К слов, рассчитанное с учетом того, что для регенерации по одному адресу в системе отведен один такт Ф2, составит около 200 мкс Это время много меньше допустимого периода регенера ции микросхем серии К565.

Структурная схема блока ОЗУ емкостью 128К байт на микросхемах К565РУ5 приведена на рис. 3.12, второй вариант реализа ции контроллера ССМ показан на рис. 3.13 [31] Структура ОЗУ орнентирована на 16-разрядный интерфейс И41 и включает два байтовых банка данных, имеющих раздельные входы управления режимом W/R, два буферных регистра с раздельным управлением разрешения выхода ОЕ, мультиплексор и контроллер. Мульти плексор, субмодули ОЗУ (банки), буферные регистры аналогичны приведенным на рис. 3.9 Контроллер (рис 3.13) отличается от варианта на рис. 3.10, прежде всего, наличием формирователей сигналов управления банками ОЗУ W/RL и W/RH и буфериыми регистрами ОЕТ, и ОЕН

При реализации контроллера по схеме на рис 3 13 необходимо предусмотреть сопряжение выходов К561ИЕ10 со входами ТТЛ микросхем с помощью буферного каскада, например, на микросхемах К561ПУ4.

Несколько иначе построены схемы формирования и других управляющих сигналов, но эти отличия не имеют принципнального значения, а введены для расширения конкретных примеров схемотехнических решений по реализации контроллера ОЗУ 4-499




Рис 313 Принципнальная схема конгроллера динамического ОЗУ (рис 312)

Другой вариант контроллера с аналогичными функциями рас-

смотрен в [29].

Режим обращения к модулю ОЗУ пинциируется сигиадами ENRAM (разрешения обращения к ОЗУ), ALEI (задержанный на 60 ис сигнал АLE — строб съема адреса с шини задреса системной магистрали), ААWС (сигнал упреждающего на такт управления режимом записи данных в ОЗУ, по змачению макалогичный сигиалу МWТС, MRDC (сигиал управления чтением данных из ОЗУ).

Тактовые импульсы СLК генерирует микросхема КР1810ГФ44

с частотой 5 МГц.

Режим адресации ячеек модуля определяют сигиалы: виешине CLK. ALE1 и формируемые контроллером RAS, Ay/Ax, CAS, REF (рис. 3.14). С приходом ALEI триггеры DD2.1, DD2.2 устанавливаются в единичное состояние, что вызывает появление на ниверсиом выходе DD2.2 REF=0 (запрет регенерации) и на выходе DD1.6 сигнала A_Y/A_X=0 передачи младшего байта A₁-Ав адреса на адресные входы модуля ОЗУ. Заметим, что адресный код Ап-Ато и сигиал ВНЕ записаны в буферные регистры системной магистрали и выставлены на линии ША и ШУ стробом АLE. В контроллере (рис. 3.13) сигнал ALE1 выполняет также роль строба: он однозначно устанавливает состояние триггеров DD2, фиксируя тем самым начало цикла обмена Снятие сигнала ALEIразблокирует триггеры DD2, в результате на выходе DD2.1, ра ботающего в счетном режиме, формируется сигнал RAS, обеспе чивающий ввод в модуль ОЗУ адреса строк A_x $[A_1 - A_8]$ На рис. 3 14 показано время удержания адреса Ах относительно сигнада RAS, оно обеспечено элементом DD1.6 и мультиплексором DD9 -




Рис 314 Временные диаграммы сигналов управления ди намическим ОЗУ (рис 312)

DD12 (см. рис. 3.9) и достаточно для фиксации зареса строк на входимо регистре в структуре инкрослем памяти С переключе инже DD21 меняется состояние сигнала Λ_f/Λ_h на 1 и на выходы мультильскора передается адрес стобия Λ_f/Λ_h на 1 и на выходы мультильскора передается адрес стобия Λ_f/Λ_h на 1 и на выходы вводится в модуль ОЗУ стробирующих енгикалом САS, формируемым элементом DD3. 3

С окончанием сигнала САS тритгер DD2.2 переходит в нулевое есстояние, на его инверсиюм выходе формируется сигнал регенерации REF, переключающий на выходы мультиплекора адресный код регенерации $A_{\rm BI} - A_{\rm BS}$, формируемый счетчиком DD6 с частотой съспования сигналов RAS. При регенерации вводится

только адрес строк, поэтому в этом режиме CAS=1

Режим доступа к модулю ОЗУ и управления его работой обеспечивают сигналы ВНЕ, A₀, АМWC, которые формируют на выходах DD4.1 и DD4.2 сигналы управления режимом банков ОЗУ для записи-считывания старшего байта W/RH, маадшего байта

W/RL или двухбайтового слова W/RH=W/RL

Сигналы ЕNRAM, МЕОС виссте с ВНЕ, A_0 формируют на вы ходах DDS 1, DDS.2 сигналы управления выходам (Буфенуль урегистров для вывода в режиме чтения байта из L-банка $\overline{OEL} = 0$, из H-банка $\overline{OEL} = 0$ или обоих банков одновременно $\overline{OEL} = 0$ Соловием выполнения режимо обмена вяльяется нали чие сигнала \overline{CE} разрешения входа буферного регистра Этот сигнала $\overline{OEN} = 0$ Хистина, аборм сът сигнала \overline{CE} на сигнала \overline{CE} за сигнала \overline{CE} на $\overline{CE$

Как видим, выбор банка памяти производят сигиалы W/R Часто с этой целью используют сигналы CAS, формируя их деши

фратором старших разрядов адресного кода [30]

При отсутствии обращения к модулю ОЗУ он работает только в режиме регенерации. Контроллер формирует адреса регенера ции, сигналы RAS, REF и A_V/A_X

Регенерация будет производиться до очередного обращения к божно ОЗУ, когда ALEI — I и контроллер без задержки переходит в режи обмена Следовательно, в рассмотренном модуле ОЗУ

реализован способ «прозрачной» регенерации

Использование даниото способа существенно затруднено гри повышения тактовой частотом инкропроцессора двя при концейсре ной организации выборки команд, когда дантельностр индерсной омежду обращенями к памяти недостаточна для цикна пределающи В таких случаях реализуют авторитмы «пажетной» или чаше всего распределенной регенерации. Авторитм «пажетной» регенерации предполагает выполнение полной регенерации инкросхемы в непрерывном интервале времени в навиод, таким образом, бло ка ОЗУ из режима обмена в каждый период регенерации на эла инстаньие време В этом состоит сонямой недостаток способа (281

Способ распределенной регенерации состоит в том, что после обращения для регенерации по одному адресу микросхема откры вается для пежима обмена. Таким образом повышается степень

«прозрачности» блока ОЗУ для микропроцессора.

Рассиотренные варианты построения динамических ОЗУ показывают, то панболее трудоемой является задача разработки контроллеров. Поэтому целесообразно использовать уже готовые устройства, изготовляемые в виде микроскем. В частности, для управления дипамическим ОЗУ, реганзованном на микросскои Кб65РУЗ, К565РУ6, предвазначен контроллер К1801ВП1-030 Эта микросскма выполняет операции приема, хранения и преобразования адреса для ОЗУ, регенерации модуля ОЗУ, осуществляет свять модули ОЗУ и буфера данных с магистралью МПИ (типа сЭлекторильс-бо) 1611.

от выполнения об в построит в п

3.3. Устройство задержки цифровых сигналов

Микросхемы памяти статического ф динамического типа с одноразрядной организацией можно эффективно использовать для выполнения функции задержки цифровых сигналов. Принцип построения такого устройства на микросхемах динамического ОЗУ малюстивует рис. 3.15

Собствению элементом задержки является микроскема ОЗУ мля нескольком микроскем, объединенных лая увеличения емости по правилам, рассмотренным в § 3.1, 3.2. Для обеспечения работы микроскемы памяти необходимы генератор тактовых импульсов, двоичный счетчик и другие узлы для формирования адресных и управляющих сигналов.

Генератор и двоичный счетчик формируют последовательность



Рис 3 15 Применение динамическо го ОЗУ для задержки цифровых сисналов.

адресным колов с тактовой частотой F_a и, следовательно, с периодом их следования $T_a = 1/F_a$. Сивтронно с адресным- кодом формируются сигналы управления. Микросхема должив эработать в режиме «Считывание-модификация-зависы», при котором по одном уз дресу считывается бит иформации и затем производится запись нового бита, поступнавието из вкод микросхемы (см. § 2.2, поступна в вкод микросхемы (см. § 2.2, поступна в код микросхемы (см. § 2.2, поступна в предестов при следующем в наконтего доступна в предестом см. В см. будт суптаны из него при следующем переборе адрессов. Время заполнения наконтегая \mathbb{Z}^n Тц и составляет время задержки циформых сигналов рассмотренным устройствиным устро

Временем задержки можно управлять, изменяя емкость нако-

пителя и тактовую частоту.


Вариант реализации устройства задержки на микросхемах К565РУ6 приведен на рис. 3.16 [36, 37]. Четыре микросхемы памяти DD15 объединены в модуль емостью 64К бит. Модуль может быть запрограммирован на четыре значения времени задержки с помощью, дешифовтора DD14 двух старишку разря-

дов адресного кода A₁₅, A₁₆ н переключателя SA1.

Формирование адресных сигналов A1 — А16 осуществляет двончный счетчик DD6 - DD9, причем в зависимости от положения переключателя SA1 два старших разряда могут принимать различные значення: при положенни 4 счетчик формирует полный набор комбинаций 16-разрядного адресного кода. В этом режиме дешифратор DD14, имея на своих входах A, B все возможные комбинации сигналов А15, А16, формирует последовательно стробы CAS для всех четырех микросхем памятн. Таким образом, используется вся емкость модуля ОЗУ и тем самым обеспечивается наибольшая длительность задержки сигналов. В другом крайнем положении 1 переключателя адресные сигналы А15, А16 имеют нулевые значення и не участвуют в формировании адресных кодов. Поэтому сигнал выбора мнкросхемы формируется только на одном выходе дешнфратора DD14 (вывод 7). Следовательно, в формировании длительности задержки участвует только одна микросхема памяти DD15 емкостью 16К бит. Промежуточные положення 3 и 2 переключателя SA1 обеспечивают включение в режим формирования задержки трех и двух микросхем соответственно.

Генератор на элементах DDI 3 и DDI.2 формирует колебания с частотой 4 MTL, которые сечетняко DD2 преобразулется в четыре последовательности мипульсов с частотами 2, 1 МГп. 500 и
250 кГл. Последовательность мипульсов с частотой 260 кГл влаяется вкодной для адресного формирователя DD6 — DD9 и формирователя сигнала RAS на RS, C3, С4 и DD41, задержанного на
200 ис относительно сигнала тактовой частоты для обеспечения
надежной защение зареса в микросхему памяти. При использованин других микросхем в рассматриваемых функциональных удлях
меобходимо в расчет задержами сигнала RAS принимать требуе-

102



мое значение временного параметра t, вна микросхемы памяти (табл. 2.13).

Импульсные последовательности 250 и 500 кГц используются для формирования сигнала W/R (DD4.2, DD3.4, DD4.3) и тактового сигнала для выходного буфенного триггела DD17.

Адресный код подводится к микросхемам памяти через мультипамеро DD10 — DD13.1, управляемый сигналами, которые формируют элементы DD3.3 в DD13.2. Вивчалее в микросхемы памяти вводится адрес строки A₁ — A₇, сопровождаемый сигналом RAS, затем адрес столбіца A₈ — A₁и, сопровождаемый сигналом CAS при активном уровне сигнала RAS. Сигнал CAS здесь является и сигналом выбола микроскемы

Регенерация содержимого микросхем памяти происходит в кажом шкиле обращении. Длительность цикла 4 мкс. Следовательно, адресация всех стром мкиросхем существляется за время 0,5 мс, что значительно меньше максимально допустимого переморегенерации, равного 1 вли 2 мс в зависимостн, от типа микрорегенерации, равного 1 вли 2 мс в зависимостн, от типа микро-

схемы (см. табл 2 13).

Волюжности рассмотренного устройства по эздержке цифровых сигналов определяются подомением впреключателя АЛ и составляют 65,5; 131; 196,6; 262 мс при положениях от 4 до 1 состветственно. Очевидло, эти возможности могь истко расши рены увеличением числа микроскем памяти и межене соответствующих изженений в съсему контрольера: увеличением разранности счетика-формирователя даресов, дешифратора DD14 и числа полящий впреключателя SAI

Применение описанного устройства особению эффективно при необходимости формирования длягетамих загеруюк, кога при нестройство образоваться и при менение регистровых целей становится нецелесообразымы с причин, в том числе из-за повышенной опасноты сбоем. Действытельно, для выполнения функций описанного устройства понадобятся регистровые линейки, состоящие из более 65 тыс. разрядов объекте регистровые линейки, состоящие из более 65 тыс. разрядов

Средн возможных -применений программируемых устройств задержки на микросхемах памяти интерес может представить реа лизация на их основе эффекта реверберации звука [36]

3.4. Устройства хранения и индикации кодовых последовательностей

Микросхемы памяти с одноразрядной организацией широко применяют для записи, временного хранения и выдачи для регистрации или индикации кодовых последовательностей.

Принцип действия таких устройств основан на последовательной во времени поразрядной записи кодовой последовательности в накопитель микросхемы при переборе адресов с иулевого до конечного. Записанная информация может сохраниться и затем по требованию выводится так же, как и записывалась, т. е. последовательно во времени поразрядно по мере изменения адресов. В отличие от устройства засрежки зассь ист необходимости в режиме «Считывания» модификация-запись, и поэтому сиимается ограничение номенклатуры микросхем ОЗУ, пригодных для применения в устройства.

Примером использования микросхемы ОЗУ в качестве буфер иой памяти кодовых последовательностей может служить аналого-цифровое устройство для исследования и регистрации электри-

ческих сигиалов [38].

Устройство (рис. 3.17) включает аналого-цифровой преобразователь (АЦП) DAI, DD5—DD8, буферную память DD3, мустиплексор DD4, счетчик-формирователь адресов DD2, генератор тактовых импульсов DD1 Аналого-цифровой преобразователь предагователь предагователь предагователь и принципу поразрядного уравновешивыми [8] на микросхемах компаратора DAI (К52ГСАЗ), регистра последовательного приближения DD5 (К155ПИТ), буферного регистра DD7 (К155ПИТ), цифро-аналогового преобразователя (ЦАП) DD6 (К37ДПАI).

Мікроскема статического ОЗУ вмеет емкость 2° бит, где пі-разрядность адресного кода. Генератор и счетчик фомируют адресные коды в стартстопном вля иепрерывном режимах. Максимальная тактовая частота, с которой может производиться дискретизация входного видогообого сигнала Ц., зависит от динамических параметров элементов АЦП, главным образом от времени установления ЦАП DОК

При выборе микросхемы памяти иеобходимо обеспечить соответствие ее бысгродействия тактовой частоте. В [38] нспользована микросхема К565РУ2 емкостью ІК бит. Вместо нее можно применить любую другую микросхему, наприме К537РУ3 ем




Рис 3 17 ¥стройство аналого-цифрового преобразования сигналов с буферной памятью

костью, 4К бит (m=12), имеющую меньшее экергопотребление н один источник питания Генератор DDI и счетчик-формирователь адреса DD2 могут быть реализованы по схемам на рис 3.16 с изменением параметров времязадающей цепи генератора для получения нужной тактовой частоты.

Устройство может работать в режимах измерения, хранения измерительной информации и ее вывода для нидикации или ре гистрации в цифровой и аналоговой форме представления

При наличии на входе «Измерение» сигнала с уровнем логической. ГАЦП с частотой тактовых импульсов выбирает значение напряжения аналогового сигнала Ux и преобразует их в 8-разрядный цифровой код, снимаемый с выхода буферного регистра DD7 Микросхема памяти включена параллельно цепи преобразования и находится в режиме записи Цифровые сигналы с выхода DAI поступают на вход микросхемы памяти и поразрядно записываются в накопитель по мере изменения адресов. При переборе всех адресов в мнкросхему емкостью 4К бит можио запнсать цифровые коды 512 выборок. Эта информация может быть сохранена заданное время при снятии разрешення со входа «Измерение» Микросхема в этом случае находится в режиме считывания, но мультиплексор DD4 при отсутствин сигиала разрещения «Вывод» закрывает ее выход для считывания

В режиме вывода DD3 включена через DD4 в цепь преобразования считываемых с ее выхода по мере возрастания адресов сигиалов в 8-разрядный параллельный код на выходе DD7 и в соответствующий ему аналоговый уровень напряження на выходе ЦАП DD6 Выходные сигналы можно подать на регистрирующее устройство и иидикатор, например на экраи осциллографа В ре жиме вывода измерительной информации из накопителя мульти плексор DD4 нсключает из цепи преобразовання компаратор DAI, и, следовательно, изменения его состояния пол возлействием

сигнала на входе Ux не влияют на вывод информации

Время одного измерения равно длительности установления на выходе DD7 цифрового кода, отображающего значение ампли туды выборки входного сигнала U. Для формирования кола не обходимы восемь тактов Прн тактовой частоте 100 кГц время одного измерения равио 80 мкс Следовательно, для измерения сигиала в 512 выборках (точках) необходимо 41 мс

Если в схеме использовать быстродействующие ЦАП, например К1118ПА1 или ПА2 с временем установления менее 100 ис, компаратор К521СА1, то можно повысить тактовую частоту до 3 МГц и сиизнть время измерения сигнала в 512 точках до 1.2 мс В таком устройстве могут быть применены мнкросхемы серий К132, К541 и многне из серии К537

Увеличение емкости буферной памяти можно осуществить соединением иескольких микросхем ОЗУ в модуль и введением

в схему управления дешнфратора выбора микросхем




Рис. 3.18. Устройство для записи, хранения кодовых последовательностей и вывода их на экран осциллографа

На рис. 3.18 приведена схема устройства (разработка Н. П. Романова), обладающего благоларя малично в его структуре микросхемы статического ОЗУ DD17 набором практически полезных возможностей. Оно позволяет побитно заносить информацию по требуемому адресу, наблюдать на экране осиллографа содержимое каждого элемента памяти матрицы макопителя, проверять исправность микросхемы памяти нагрицы макопителя, и считывания 0 и 1 в весь массив элементов плаяти, построчно или по столбидам в разных варнантах сочетаний темику ОЗІ заполиемы 0) и светлых (ЭП заполиемы 1) вертикальных и горизомтальных полос в матрице с изблюдением этой картины на экране осциллографа. Причем для отображения информации может быть использоваи серийный осциллограф любого типа.

имеющий вход Z.

Устройство можно непользовать в качестве составиой части программатора микроскем ППЗУ и PПЗУ, так как оно позвольно в режиме ручного набора программировать матрицу ОЗУ с коитролем из экране осциалографа всей матрицы и с возможностью побитной коррекции информации. Затем зта информация в режиме побитного считывания должиа быть передана на вход микроскемы ППЗУ или РПЗУ.

Следует обратнть внимание и на возможность непользовання устройства в учебных целях для построения макетов для

нзучения микросхем памяти и режимов их работы.

В структурную скему устройства включены генератор DII и счетник-формирователь адресных кодов DD2—DDI3, наборное поле SA0 — SA11 для ручного набора адреса, формирователь сигнала записн DDI4—DDI6, подаваемый на вход W/R замыжанем кнопих ВВ2, ава IAIП DAI, DA2, формирующие мапряжения развертки для осциалографа. Они могут быть реализованы на реакторах, сосциенных в матрицу R=2R, но в этом случае нужно отобрать резисторы с малым допуском на разброе сопротивлений.

Схемы ЦАП позволяют получать на экране осциллографа растр, состоящий из 4096 точек, расположенных в форме мат-

рицы 64 × 64.

Схема DA1 преобразует сигналы шести младших разрядов адреса в В4 точки строки. Кажлой точке соответствует один шат приращения напряжения на выходе DA2 незъмению, так как на выходь этого ЦАП подавы старшие разряды кола адреса, которые примут очередное состояние только после всех 64 комбинаций младших разрядов С каждым прирашением напряжения на выходе ЦАП DA2 формируемая строчка перемещается вызы за один шат, и такты шагов при переборе всех комбинаций старших разрядов — 64. Частота смены адресов достаточно высокая, напрямер 100 кГц, так что въсдетзие проявления эффекта динамической индикации на экране отображается матрица, состоящая із 4096 точку.

Однако точка на экране — это только указатель расположения элемента памяти в матрине накопителя. Если уменьшить яркость зуча осциллографа, то изображение матрицы мечениет Для отображения на экране содержимого накопителя выход микросхеми памяти непосредствению, как арис. 316, яли через предварительный формирователь подают на вход Z осциллоглафа.

Микросхема памяти работает постоянию в режиме считывания по непрерывно перебираемым адресам. Нарушение этого режима вызывают кратковременные нажатия кнопки SB2 для записи информации в ручном, когда переключатель SB3 находится в положении «Р», или в автоматическом режиме, когда SB3 переведен в положение «А».

Считываемая информация отображается на экране в виде

светящихся точек, если 1, и темных мест, если 0.

Для записи бита информации необходимо переключатель SB3 переваети в положение «Р» и набрать дарес замемита памяти переключатейми инабориого поля. Затем кратковременным нажатием мнолим SB2 в инкроскему памяти по набраниюму адресу вносится бит, равный 0 или 1 в зависимости от положения переключателя SB1, зависимый бит автоматически переноситей на экрание изображение матрицы накопителя. Избирательная дърскация обеспечена дешифатором DB1— DD16, на выходе ко-дарскация обеспечена дешифатором DB1— DD16, на выходе ко-дарскация обеспечена дешифатором DB1— DD16, на выходе ко-дам правительная и выходе ко-дам правительная и выходе ко-дам правительная может подкаления на выходах дарсеного счетния мода, соответствующего набраянном.

В автоматическом режиме (SBS в положения «А») сигная записи формируется в каждом такте. Поэтому можно занести в накопитель или все 1, или все 0, или чередующиеся темпье и какопитель или тост (в температиру в порежения в счетника Ав или Ав соответствению. Полосы могут быть более широкими, если вклюдьюмать сигнами с долуги выклопом алоге-

ного счетчика.

При необходимости можно вводить ниформацию в микросхему памяти с телеграфиого ключа, редактировать ес и затем выводить на передачу. Устройство такого типа для выполнения функций автоматического телеграфного ключа с селективной памятью описано в [40].

На основе рассмотренного способя практического исподъявния микроскем ОЗУ могут быть построены более сложные устройства индинации аналого-шфоровой и графической информации, предлазначенные для совместной работы с микропроцессорами. Один из вариантов такого устройства, орментирован мый для работы с магистральом МІИ, привеели варис. 31р [39].

В устройство входят генератор DD3 и делитель DD4.1; формирующие тактовые импульсы с частотой 250 кГц, счетчикформирователь заресных кодов DD5, адресное устройство DD1 DD2, устройство управления режимом счетчика и микросхемы O33 DD4.2; устройство сопряжения с осциалографом DA1

DA2, DD7-DD10, VT1-VT4.

Устройство взаимодействует с магистралью при обращении к нему по установленному дверс и только в цикле записи информации. Функции адреского устройства выполняет дешифратор DDI. При установленном адресию коде жа выходе DDI появляется 1, которай по сигналу SYNC записится в триггер DDZ. Этот сигнал переводит триггер DD4.2 в мулекое остояние




Рис 319 Устройство вывода информации с магистрали МПИ на экран осциллографа

и тем самым обеспечнвает режим параллельной записи для счет-

чика DD5 н режим записи для микросхемы памяти.

За кодом адреса по шине «Дваним-Адрес» поступает слово $D_t-D_{1,2}$ в котором разрад D_t в завлется информационным, а разради $D_t-D_{1,2}$ — адресными (об использовании $D_t-D_{1,2}$ — адресными (об использовании $D_t-D_{1,2}$ — адресными (об использовании $D_t-D_{1,2}$ — адресными разрабор в обеспечивает выборку соответствующего элемента памяти для записи эдилог обыта завершается формированнем ответного сигнала RPLY (на рис. 3.19 ие по-казан)

Синхронно с сигналом Z ЦАП DAI, DA2 формируют сигналы X и Y, что и обеспечивает индикацию выводимого бита в виде светлой или темной точки в определенном месте матонцы на

экране осциллографа

На время обратного хода луча сигнал, формируемый DD8 для строк, DD9 по завершению перебора всех адресов, DD10.1 и DD7.2, задерживает счетчик DD5 и закрывает выход Z.

Реализация описаниых устройств (см. рис. 3.18 и 3.19) не налагает никаких ограничений на микросхемы памяти, включая и разоявлюсть адресного кода

Глава 4

МИКРОСХЕМЫ ПОСТОЯННЫХ ЗАПОМИНАЮЩИХ УСТРОЙСТВ

4.1. Микросхемы масочных ПЗУ

Микроскемы ПЗУ по способу программирования, т. е занесения в нях информации, подразделяют на три группы ПЗУ, однократно программируемые изготовителем по способу заказного фотошаблом (мески), масочные ПЗУ (ПЗУМ, ROM), ПЗУ, однократно программируемые пользователем по способу пережатания плавких леремичек на кристалле (ППЗУ, РROM).



Рис 41 Устройство микросхемы масочного ПЗУ на биполярных структурах



Рис 4.2. Элементы памяти ПЗУ на МДП транзисторах с программируемым пороговым напряжением

ПЗУ, многократно программируемые пользователем, репрограммируемые ПЗУ (РПЗУ, ЕРВОМ).

Общим свойством всех микросхем ПЗУ являются их миогоразрядная (словарная) организация, режим считывания как основной режим работы и энергонезависимость. Вместе с тем у инх есть и существенные различня в способе программировання, режимах считывания, в обращении с инми при применении. Поэтому целесообразио рассмотреть каждую группу микрохем ПЗУ отлельно

Мнкросхемы ПЗУМ изготавливают по биполярной ТТЛ. ТТЛШ-технологии, п-канальной, р-канальной и КМДП-технологиям. Принцип построения у большинства микросхем группы ПЗУМ одинаков и может быть представлен структурой микросхем К155РЕ21-К155РЕ24 (рис. 4.1) Основными элементамн структурной схемы являются: матрица элементов памяти, дешифраторы строк DCX и столбцов DCY, селекторы (ключн выбора столбцов), адресный формирователь, усилители считывания Матрица состоит нз масснва ЭП, каждый из которых размещен на пересеченни строки и столбца. Элемент памяти ПЗУМ представляет собой резистивную или полупроводниковую (днодиую, транзисторную) перемычку между строкой и столбцом. Информацию в матрицу заносят в процессе изготовления микросхемы н осуществляют эту операцию в основном двумя разными технологическими способами.

Микросхемы на биполярных транзисторах программируют путем формирования перемычек между строками и столбцами в тех точках матрицы, куда следует занести логическую 1. В тех точках матрицы, где должен быть логический О, перемычку не

формируют

Матрица на рис 41 содержит 32 × 32 ЭП. Она состоит из 32 транзисторов по числу строк, каждый из которых имеет 32 эмиттера по числу столбцов (разрядных шин). Коллекторы 112

всех транзисторов соединены с" шиной питания. Базы транзисторов образуют строки матрицы. Они подключены в кыходам дестров образуют строки матрицы. Они подключены в кыходам дешифратора адреса строк. Эчиттеры либо имеют соединение с разрадкой шиной (езь), либо и вмеют (сб»). Разрадные шины разделены на четыре группы по восемь шини в каждой. Каждая и на четырех групп шин замижается из селектор, который под управлением сигналов с выходов дешифратора столбцов DCV выбирает из воськи шин одил и коммитирот ее е на выкод.

На выходы селекторов включены усилителн считывания, стробируемые сигналами СS₁ н СS₂ При CS₁=СS₂=О усилител лн открыты для считывання ниформации, при других, комбинациях этих сигналов — закоыты и на нх выходах устанавливают-

ся уровни 1.

Выборку 4-разрядного слова осуществляют 8-разрядным кодом адреса, поступающим на адресный формирователь F, который необходим для согласования схем на кристалле с внешним цепями, и элети на входы дешифратора строк A—A, и столбцов А,—A. На одном из выходов каждого дешифратора формируются высокие уровин напряжения, которые выбирают из матрицы 4-разрядное слово. На выход микросхемы выбраниюе слово поступает при разрешающих сигилах управления сигива-

HHEM $\widetilde{CS_1} = \widetilde{CS_2} = 0$.

В микросхемах ПЗУМ, изготовленных по МЛП-технологии. элементами памяти являются МДП-траизисторы с каналами п-типа, п-типа или комплементарные. Они включены на пересечениях строк и столбцов матрицы. Программирование таких микросхем осуществляют либо по способу формирования перемычек, т е, схемы подключения транзисторов к шинам столбнов. либо по способу формирования МЛП-транзисторов с двумя порогами отпирания: низким и высоким. В матрицах, программируемых по второму способу, все транзисторы соединены с шинами строк и столбцов, как показано на рис 4.2, но имеют разную толщину подзатворного днэлектрика н, следовательно, разное пороговое напряжение: более низкое у транзистора VTI, что соответствует 1, н более высокое у VT2, что соответствует 0. Прн возбуждении строки Х. напряжением, значение которого лежит между двумя пороговыми напряженнями, транзистор VTI будет открыт, а VT2 останется в закрытом состоянин, в результате на разрядную шину РШ, передается потенцнал высокого уровия, а мотенциал РШ2 не изменяется Различие в потенциалах разрядных шни выходные усилители трансформируют в стандартные уровии напряжений 1 и 0 соответственио.

Программирование микроскем ПЗУМ осуществляют однократно. Поскольку схема соединений или пороговые илпряжения транзисторов не зависят от режима работы микросхемы, она обладает свойством энергонезависимости. Благодаря этому свойству чикросхемы ПЗУМ циноро используют в каместей посителей. постоянных программ, подпрограмм различного назначения, кооффициентов и т. п. Занесенную в ПЗУМ информацию в технической документации

иазывают «прошнвкой».

Среди микроскем. ПЗУМ размых серий (таба. 4.1) многие мнеют ставлартные процименк. Например, в микроскемы ПЗУМ КІББРЕЗІ—КІББРЕЗІ—КІББРЕЗІ—КІББРЕЗІ записаны соответственно кольт бума реского РЕЗІ, латинского РЕЗІ, автинского резонати за микроскеми образуют генератор симолом на 96 макожо формата 7X.5. Пример реализации такого генератора симолом формата рен в гл. 5.

Одна из микросхем серии КР555РЕ4 содержит прошивку

Таблица 4.1. Микросхемы масочных ПЗУ

Тип микросхемы	Енжость, бит	1,, (1,,,) nc	User, B	Рээз. мВт	Ten Second	Рисунок
K155PE21						1
K155PE22 -	256×4	30	5	650	ттл-ок	4.3. a
K155PE23					THE CIC	7.0, 6
K155PE24						
K555PE4	2K×8	110	5	850	ттл-ок	4.3. 6
K541PE1	2K×8	150	5	1000	ттл-ок	4.3, 0
K596PE1	8K×8	350	4	640	ттл-з	
KA596PE2	64K×16	450	5	1050	ттл-з	-
K563PE1	8K×8	(580)	5	50	ттл-з	4.3. ac
	-			(0.05) *		,
K563PE2	32K×8	(500)	5	- 20	ттл-з	4.3, 3
				(0,5) 3		
K505PE3	512×8	1500	5, -12	500	ттл-з	4.3.6
KP568PE1	2K×8	600	5; 12	450 .	ттл-з	4.3, ≥
KP568PE2	8K×8	400	5; 12	600	ттл-з	4.3, ∂
KP568PE3	16K×8	800	5; 12	300	ттл-з	4.3. €
KM568PE4	8K×8	300	5; 12	400	ттл-з	-
K568PE5	128K×8	200	5; 12	300	ТТЛ-3	-
K1801PE1	4K×16	360	. 5	.75	ттл-з	4.3, u
				(40)**		
K1809PE1	4K×16	300	5	275	ТТЛ-3	4.3, tt
KA1603PE1	2K×8	(410)	5	50	ТТЛ-3	4.3, K1
		- 1	- 1	(0,05) *		
KP1610PE1	2K×8	500	5	300	TT/I-3	4.3, K
KM1656PE1	2K×8	80	5	925	ттл-з	4.3, e
KM1656PE2	2K×8	80	5	925	ттл-ок	4.3, 6
KM1656PE3 .	512×8	- 6U	5	775	ттл-з	

Добавиен вывол 21 для сигнала (S2. • Пон хранения

160 символов, соответствующих 8-разрядному коду обмена информации КОИ 2--8 с форматом знаков 7×11 Прошивку кодов алфавитио-цифровых символов содержит микросхема КМ1656РЕ2.

Значительный перечень моднфикаций со стандартными про-

шивками имеет микросхема К505РЕЗ.

Пле совчестно применяемые микросхемы К505PE3-002, К505PE3-002, освержат коль букв русского в латинского алфавитов, цифр, арифиетических и дополнительных знаков и ис пользуются как генератор 96 синволо формата 7.У2 е горизонтальной разверткой знаков. Модификации 0059, 0060 инеют ож ее назначение, по генерируют знаки формата 5.У. Модификации 0040—0049 содержат прошивки коэффициентов для бистрого преобразования Фурме. Рая модификаций содержит прошивку функции синуса от 0 до 90° с дискретностью 10′ (0051, 0052), от 0 до 95° (0068, 0069) и от 45 до 90° (0070, 0071) с дискретностью 5.º Модификации 0080, 0081 содержат прошивку функции следу пред 1080, 0081 содержат прошивку функции следу пред 1080, 0081 содержат прошивку функции услуг пор 2. 128.

Модификации микросхемы КР568PE2 содержат стаидартные прошняки символов международного телеграфиюто № 2 форматов 5×7 и 7×9 (0001), символов русского и латинского алфавитов, кодовых таблиц, цифр и арифиетических знаков (0003, 0011), функции синуса от 0 до 90° (0309), ассемблера

(0303—0306), редактора текстов (0301, 0302). Микроскема КР568PE2—0001 имеет прошивку международ-

текстов для ассемблера.

Моднфикации микросхемы КР1610РЕ1-0100—КР1610РЕ1-0107 содержат прошивки программиого обеспечения микро-ЭВМ «Искра».

Названные микросхемы ПЗУМ со стаидартными прошивками следует рассматривать как примеры, число таких микросхем и их модификаций постоянию растет.

Для программирования микросхем ПЗУМ по заказу пользователя в технических условиях предусмотрена форма заказа.

. Микросхемы ПЗУМ работают в режимах: храиения (иевыборки) и считывания. Для считывания информации необходимо подать код адреса и разрешающие снгиалы управления Назна чение выводов микросхем ПЗУМ указано иа рис. 4.3.

Сигиалы управления можно подавать уровием 1. если вход

СЅ прямой (ркс. 43, 6), кли 0, если вход инверсиый (ркс. 43, 2). Многие микросхемы инекот несколько входов управления (ркс. 43, а), объчно связанных определенным логическим оператором В таких микросхемах необходимо подавать на управляющие входы определенияую комбивацию сигналов, например 00 (ркс. 43, а) или 110 (ркс. 43, в), чтобы сформировать условие павлещения считываяния

Основным динамическим параметром микросхем ПЗУМ яв-




Рис 43 Микросхемы масочных ПЗУ

ляется время выборки адреса. При необходимости стробировать выходные сигналы на управляющие входы CS следует подавать импульсы после поступления кола алреса. В таком случае в расчет времени считывания надо принимать время установления сигнала CS относительно адреса и время выбора. У микросхемы KP1610PE1 предусмотрен дополнительный сигиал ОЕ для управления выхолом

Выходные сигналы у всех микросхем ПЗУМ имеют ТТЛуровни Выходы построены в основном по схеме с тремя состоя-

Для синжения потребляемой мощности некоторые микросхемы например К596РЕ1, допускают применение режима импульсного питания, при котором питание на микросхему подают

только при считывании информации (§ 5.6).

Устойчивая тенденция к функциональному усложиению БИС памяти проявляется и в микросхемах ПЗУМ: в их структуру встранвают интерфейсные узлы для сопряжения со стандартной магистралью и для объединения микросхем в модуль ПЗУ без дополнительных дешифраторов К1801РЕІ, К1809РЕІ, устройства для самоконтроля и исправления ошибок КА596РЕ2.

K563PE2 [41, 42]

Микросхемы К1801РЕІ и К1809РЕІ имеют много общего в назначении, устройстве и режимах работы. Назначение выволов микросхем показано на рис. 4.3, и. Обе микросхемы предназначены для работы в составе аппаратуры со стандартной системной магистралью: для микроЭВМ [43]: встроенное в их структуру **устройство** управления (контроллер) позволяет чать микросхемы непосредственно к магистрали. Как микросхемы ПЗУМ они содержат матрицу емкостью 65384 ЭП, регистры н дешифраторы кода адреса, селекторы, имеют организацию 4K×16 бит. Информация заносится по картам заказа изготовителем.

В структуру встроены также 3-разрядный регистр с «зашитым» кодом адреса микросхемы и схема сравнения для выбора микросхемы в магистрали. Наличие встроенного устройства адресации позволяет включать в магистраль до восьми микросхем одновременно без дополнительных устройств сопряжения

Особенностью микросхем, обусловленной их назначением, является совмещение адресных входов А:--А: и выходов данных DO₀-DO₁₅. Выходные формирователи выполнены по схеме на три состояния. Три старших разряда кода адреса А15-А13 предназначены для выбора микросхемы, остальные разряды Ато-А. для выборки считываемого слова. Разрешение на прием основного адреса формирует схема сравнения по результату сопоставления принятого и «зашитого» адресов микросхемы. Принятый адрес фиксируется на адресном регистре, а входы-выходы переходят в третье состояние.

Система управляющих сигналов включает: \overline{DIN} — разрешение тенния данных из ОЗУ (визаче RD); SYNC — сиихронизация обмена (низаче СЕ — разрешение обращения), СS — выбор микросхемы, RPLY — выходной сигнал готовности данных соправождет информацию DO_{m} — DO_{n} , считываемор в магн-

страль

Режим хранения обеспечивается сигналами $\overline{SYNC}=1$ или $\overline{CS}=1$. В режиме считывания аремя обращения к микроскемо определяет сигнал $\overline{SYNC}=0$. Кроме игря оправот сигналы кола адреса на выводы $\overline{ADO}_1-\overline{ADO}_2$ и $\overline{CS}=0$. Правот сигналы кола адреса на выводы $\overline{ADO}_1-\overline{ADO}_3$ с адресом микроскемы во входиобращено поступает адрес считываемого слова, а выводы $\overline{ADO}_1-\overline{ADO}_3$ переходят в трегье состояние. Считание слово из матрици запісквается в выходной регистр данных и по сигналу $\overline{DDO}_1-\overline{DO}_3$ одновременно на выходе $\overline{PPV}_1+\overline{ODM}_3$ по сигналу $\overline{DO}_3-\overline{DO}_3$ и переходи в възгране регистры возвращаются в нагистраль. Одновременно на выходе $\overline{PPV}_1+\overline{ODM}_3$ одновременно на выходе $\overline{PPV}_1+\overline{ODM}_3$ одновременно на выходе $\overline{PPV}_1+\overline{ODM}_3$ одновременно на выходе $\overline{PPV}_1+\overline{ODM}_3$ одновременно на выходе $\overline{PV}_1+\overline{ODM}_3$ одновременно на выходе $\overline{PV}_1+\overline{ODM}_3$

В режиме считывания сигналы интерфейса и назначения выводом викросхем КВОГРЕТ, КТ80РОЕТ, КТ30РОЕТ, КТ30РО

переписать («зашить») в К1809РЕ1 или К1801РЕ1.

Микроскемы ПЗУМ КА509РЕ2 (64К×16 6нт) и К560РЕ2 (24К×86 от) и место встроение стеми самоонтроля и исправления одиночных ошном с помощью года Хэмминга. В случае обмаружения и исправления ошноби в считываемом коде на выходе
КІ (рис. 43, з) появляется сигна. — потическая і. Можно
корректор выключить сигнадом К2 — 0. Этом рекиме даиные из
матрицы будут проходить на выход, минум сжему исправления
ошнобих.

В структуре указанимх ПЗУМ имеется также дополнительная матрица для тестовых комбинаций и другой информации. Емкость дополнительной матрицы равна 64×16 бит у микросхемы КА596РЕ2 и 32×8 бит у микросхемы Кб39РЕ2. Адресацию ячеке этой матрицы осуществляют частъю разрядов адресного кода: Ад-Аз у КА596РЕ2 и Ад-Ад, Ад, Ад, У К563РЕ2 пры наличи разрешающего ситилада КЗ=1. При отсутствир изарешения по входу КЗ дополнительная матрица для обращения закоыта.

Встроенные в структуру ПЗУМ устройства используют для повышения выхода годных схем, отбора бездефектных мик-

118

росхем при отбраковочных испытаниях, повышения надежно-

сти функционирования ПЗУ

Сопоставляя микроскемы серяй: К596, выполненные по л-каильной МДП технология, и K563, выполненные по м-кд технологии, по быстродействию и энергопотреблению и учитывая их зналогию в чести бумикционального усложнения, можно сделать вывод о преимуществе микроскем КМДП и перспективности серии К563. К аналогичному заключению можно прийти сравняя микроскемы КА1603РЕ1 (КМДП) и КР1610РЕ1 (г-МДП) Об указанные микроскемы дожное сымис считывания взаимодыменемы в аппаратуре с микроскемами РПЗУ К573Р92 и к К573Р95 Сасоровательно, оглажению то помощью К573Р92 и к К573Р95 Сасоровательно, оглажению то помощью К573Р92 и к К573Р95 Сасоровательно, оглажению се окомощью К573Р92 и к дожности в помощью к составления и к помощью К573Р95 с дожности в микроссемы ПЗУМ помощью к составления и можно переме-

4.2. Микросхемы ППЗУ

Микроскемы программируемых ПЗУ по принципу пострения и функционирования аналогичны масочным ПЗУ, но имеют существенное отличие в том, что допускают программи рование на месте сьоего применёния подъзователем Операция программирования заключается в разуршении (пережигании) части плавких перемичек на поверхности кристалла импульсами тока- амплитудой 30 — 50 МА Техинческие средства для выполнения этой операции достаточно просты и могут быть построены самим подъзователем. Это обстоятельство в сочетание с низкой стоимостью и доступностью микроскем ППЗУ обусловяло и широкое распоространение в радиомобительской практике

Выпускаемые отечественной промышленностью микроскемы ППЗУ (табл 42, рик 44) в бодышинтове своем излотовлены ППЗУ (табл 42, рик 44) в бодышинтове своем излотовлены по ТТЛШ технологии, и среди илх преобладающее положение наинимает серия К556 Функциональный состав серии выпочает микросхемы емкостью до б4К бит со словарной 4 и 8-разряд ной организацияей с временем выборки 45 8 б ис и моняем по

требляемой мощности от 0,6 до 1 Вт

Небольшая часть микросхем ППЗУ выполнена по другим тех иологиям ИИЛ (К541), л-МДП (К565), ЭСЛ (К500, К1500), КМДП (К1623) Микросхемы серни К1623 отличаются самым низким уровнем энергопотребления, но по быстролействию они

существенно уступают микросхемам К556 серии.

Пля микроскем ППЗУ всех серий, кроме К500, К1500, К365, характерия также свойства, как единое папряжение штания 5 В, наличие входных и выходных ТПЈ уровней напряжения логического 0 (0,4 В) и логической (1 (2,4 В) и, следовательно, подная совместимость микроскем, однотивные выходы: либо с тремя сототояниями, либо с открытым коллектором Микроскемые с выхо-

Тип инъросхены	Емкость, бит	t _{в эт} ис	P _{min} ×B ₇	тип\ сдоямя	Исходное состояние	Рисунон
KP556PT1	плм	70	850	ттл-ок	1920 *	45.a
KP556PT2	пдм	80	950	ттл-з	1920	4 5. a
KP556PT4	256×4	70	690	ттл-ок	ò	45.6
KP556PT5	512×8	80	1000	ттл-ок	1 1	45.0
KP556PT6 (PT7)	2K×8	80	900	TTЛ-3(OK)	0	45.2
KP556PT11	256×4	45	650	ТТЛ-3	0	45,6
KP556PT12(PT13)	IK×4	60	740	ТТЛ-ОК(3)	0	45,∂
KP556PT14 (PT15)	2K×4	60	740	ТТЛ-ОК (3)	0	45, €
KP556PT16	8K×8.	` 85	-1000	ттл з	0	4.5, ac
KP556PT17	512×8	50	900	ТТЛ-3	i	45.6
KP556PT18	2K×8	60	950	ТТЛ-3	0 .	45, 2
K541PT1	256×4	80 -	400	ттл-ок	0	45,6
K541PT2	2K×8	100	770	ттл-ок	0	45. ≥
K1608PT2	512×8	40	920	ттл-з	0	10, 0
K1623PT1 -	2K×8	200		ТТЛ-3		
K155PE3	32×8	70	550	ттл-ок	0 .	4.5. 3
K1500PT1416	256×4	20	670	ЭСЛ-ОЭ	i	45. 4

Применание Напряжения питания микросчем серая К500 5 В серая К1500 4.5 В для остальных серай +5 В

ТГЛ З выход на три состоянии с уровнями ТГЛ ТГЛ ОК выход с открытым кралентором ЭСЛ ОЭ выход с открытым энитегром с уровнями ЭСЛ (см. таба 2 1) число перемичен за мак в матрине и 1550, в матрине 14/10/384

дами ТТЛ ОК требуют подключения к инм виешиих резисторов и источника напряжения питания

Типичный вариант реализации микросхемы ППЗУ представ лен арис. 4.5. Для коикретности рассмотрения взята структура микросхемы К565PT4. Во весх основных элементах она повторяе структуру ПЗУМ (см. рис. 41), но имеет дополнительные устройства F₁—F₂ для формирования тожа поотраммирования

Матрица до программирования, т. е. в исходяют остолници содержит однородный масска проводицих перомическ, согдыного содержит однородный макром (макроске устания КББ6 и др.), из поликристалического креминя (КБ41), из силицида платини (КБ60) и других материалов. Перемычка в матрице выполняет роль ЭП Наличие перемычка кодируют логической дену килитеть считывания — инвертор, как на рис 44 Слесин усилитеть считывания — инвертор, как на рис 44 Слесин усилитеть считывания — инвертор, как на рис 44 Слесин усилитеть считывания — инвертор, как на рис 44 Слесин усилитеть считывания — инвертор, как на рис 44 Слесин усилитеть считывания — инвертор, как на рис 44 Слесин усилитеть считывания — инвертор, как на рис 44 Слесин усилитеть минем в зависимости от дарактеристики выходного усилитеть и предестать и пределжения от дарактеристики выходного усилитеть и пределжения п




Рис 44 Микросхемы ППЗУ

ведена в табл. 4.2 Если такой информации нет, ее необходимо получить с помощью начального контроля микросхемы: устанавлявая разрешающие значения управляющих сигналов (в схеме на рис $44\ \text{CSI} = \text{CSZ} = 0$), следует перебрать адреса, контролирия по и этом осстоящие выходов.

Программирование микросхемы, матрица которой в исходном состоянии заполнена 0, заключается в пережигании перемычек в тех ЭП, где должны храниться 1. Если матрица в исходном состоянии заполнена 1, то пережигают перемычки в ЭП, где долж-

ны храниться 0.

Работа запрограммированной микросхемы ППЗУ в режимесчитывания инчем не отлачается от работы микроскемы ПЗУМ, рассмотренных в § 4.1 У некоторых микросхем, в частности КР556PTs, NP566PTI, менеств явьяю для напряжения програм мирования \mathbb{U}_{pg} (рес. 4.5, σ) В режиме считывания этот вывод не завействуют

Разновидностью ППЗУ являются программируемые вижита нием плавких перемичек логические матрицы (ПЛМ), въполнение по ТТЛШ-технологии, К556РТ1 и К556РТ2, имеющие пденичные харажтеристики и конструктивные параметри, по от личающиеся типом выхода: у первой из микросхем выход с откры тым коллектором, у второб — на три состояния (рм. 45, 2) Названные микросхемы ПЛМ мисет 16 входов А₁₇—А₀ для переменных над которыми ПЛМ выполняет запрограммированные операции вход СS с пудевым разрешающим уровнем, вход РЯ разрешения записи, т е порграммирования, и воссемь выходов




Рис 45 Устройство микросхемы ППЗУ




Рис. 4.6. Структура микросхемы ПЛІМ

Структура микросхемы (рис. 4.6) включает операционную часть из матрицы И, матривы ИЛИ, входных и выходных усилителей и программирующую часть из адресных формирователей FAI, FA2 и дешифратора DCPR.

Основу ПЛІМ (рис. 4.7) составляют матрицы И и ИЛИ. Матрица И выполняет операции конъюниции над 16 входными переменными и их ниверсными значениями, которые поступают на строчные шины матрицы. Требуемые логические произведения




Рис. 4.7. Функциональная схема ПЛМ

формируют на шинах столбцов путем выжигания ненужных перемычек между строками и столбцами (на рис. 4.7 оставленные перемычки указаны точками). Число столбцов 48, следовательно на выходе матрицы И можно получить до 48 логических произведений, в каждое из которых может входить до 16 переменных н их инверсий. Матрица ИЛИ выполняет операцию дизъюнкции над логическими произведениями, сформированными матрицей И Число выходов этой матрицы 8, поэтому она способна сфор-МНООВАТЬ ДО ВОСЬМИ ЛОГИЧЕСКИХ CVMM. В КАЖДУЮ НЗ КОТОРЫХ MOжет входить до 48 догических произведений. Таким образом. возможности ПЛМ характернзуются числом точек коммутации. равным в данном примере 1920. Программирование матрицы ИЛИ выполняется так же, как н матрицы И, путем выжигания «ненужных» перемычек. На выходах матрицы ИЛИ размешены программируемые усилители, которые в зависимости от состояння перемычки могут передавать значение выходной функции в прямой или инверсной форме представления.

Для программирования служат астроенные в микроске́му уэлы программирующей части, которые возбуждает разрешающий сигнал РR. Программирование осуществляют способом, аналогичным программированию ППЗУ, в три этапа: вначале программируют матрицу И, затем матрицу ИЛИ и выходиме инвес-

торы [49].

Широко применяют ПЛМ, программируемые по способу заказного фотошаблона на заводе-наэтоговителе. Таме ПЛМ являются разновидностью масочных ПЗУ. Онн включены, в частвости, в состав многих микропроцессорных комплектов в качестве ПЗУ микрокоманд. На основе ПЛМ можно строить самые различные цифовые устройства жак комбинационного, так и росле-

довательностного типов

Как отмечалось ранее, мнкросхемы ППЗУ потребляют большую мощность от источника питания. Поэтому представляется целесообразным использовать их свойство работать в режиме нмпульсного питания, когда питание на микросхему подают только при обращении к ней для считывания информации. Особенности применення микросхем ППЗУ в этом режиме состоят в следующем во-первых, на управляющие входы должны быть поданы уровин, разрешающие доступ к микросхеме если необходим 0, то данный вывод соединяют с общим выводом, если 1. то с шиной U-с через резистор с сопротивлением 1 кОм, в этом случае функцин снгнала выбора мнкросхемы выполняет импульс напряження питання Ucc, во-вторых, для обеспечения режима импульсного питания применяют траизисторные ключи, на переходах которых падает часть напряжений, поэтому напряженне, подаваемое к внешним ключам, должно быть выбрано с учетом требования иметь на выводе питания микросхемы номинальное напряжение 5 В; в-третьих, из-за инерционности процессов коммутации цепи питания время выборки адреса микро-

схемы увеличивается в 2-3 раза

При использовании импульсного режима питания среднее значение потребляемого тока и, следовательно, уровень потреб ляемой мощности существению уменьшаются Пример реализа щии режима импульсного питания микросхем ППЗУ рассмотрен в гл. 5

4.3. Микросхемы РПЗУ

Основиая отличительная особенность микроскем РПЗУ заключается в их способности к многократному от 100 до 10 так.) перепрограммированию саним подъзователем. Это свой ство микроскем обеспечено применением ЭП то свойстают управляемых «перемычек», функции которых выполияют траизисторы со структурой МНОП (метала АІ-нитрид кремния SIs)х омисел кремния SiQ— полупроводник SI) и транзисторы л-МОП с плавающим затвором (ПЗ) с использованием механизма ла винной нижекщии зарка, ЛИЗМОП.

Всю иоменклатуру выпускаемых микросхем РПЗУ можио разделить на две группы: РПЗУ с записью и стираинем электри

Таблица 43 Микросхемы РПЗУ

Тип микросхёмы	Емкость, бит	І. имс	Р, мВт	Unat B	l _{up} B	lsp° €	ter f c	Рисунок
KP558PP1	256×8	5	307	5, -12	-30	1	0,005	48, a
KP558PP2	2K×8	0,35	480	5	18	20	1	48,6
KP558PP3	8K×8	0,4	400´	5	.24	40	20 -	· 48, 8
KP1601PP1	1K×4	1,8	625	5, -12	-32	20	0,2	48, ≥
KP1601PP3 ·	2K×8	1,6	850	5, -12	-36	40	0,2	48,∂
KM1609PP1	2K×8	0,35	525	5 ,	21	24	0,012	- 48 6
K1609PP2 .	8K×8	0,3	525	5	22			
K1611PP1 -	8K×8	0,3	850	5	22		-	
K573PP2	2K×8	0,35	620	5	22	100	0.05	48,6
K573PΦ1	IK×8	0,45	1100	·±5, 12	26	300	30 мии	48,e
К573РФ2	2K×8	0,45	580	5	25	100	То же	4.8, 6
К 573РФ3	4K×16	0,45	450	5	18	40		4.8, xc
К579РФ4	8K×8	0,5	700	5, 12	25	800	>	· 48, σ**
К573РФ5	2K×8	0,45	580	5 .	25	100	>	48,6
К573РФ6	8K×8	0,3	870	5	19	400	>	4 8, θ**
К573РФ7	32K-×8	0,3	600	5 -	25			
К573РФ9	·128K×8	0,35	550	5	25		12	

Тип элемента памити р МНОП » KPSS8PPI KPISUIPPI (PP3) "л МНОП у KPSS8PP2
PP3) КИБІРРІ ЛИЗМОП "» остальных накрослем
"Время программирования 1, и ктиравих і указані, в расчете на всю емность микро

ческими сигналами (группа ЭС) и РПЗУ с записью электрическими сигналами и стиранием ультрафиолетовым излучением (группа УФ). Характеристики мнкросхем РПЗУ наиболее популярных серий приведены в табл. 4.3. а разволка их выволов -на рис. 4.8.

Микпосхемы РПЗУ-ЭС содержат ЭП типа МНОП (К558, К1601) и ЛИЗМОП с двойным затвором (К573РР2, К1609РР1 н др.). Микросхемы РПЗУ-УФ имеют ЭП типа ЛИЗМОП с двойным затвором, отличающиеся от аналогичных структур в группе РПЗУ-ЭС тем, что требуют для стирания УФ облучение.

Элемент памяти со структурой МНОП представляет собой МЛП-транзистор C нидупированным каналом (рис. 4.9, а) или п-типа, имеющий двуслойный диэлектрик под затвором. Верхний слой формируют из интрида кремния, нижний — из окисла кремння, причем нижний слой значительно тоньше верхнего.

Если к затвору относительно подложки приложить импульс напряжения положительной полярности с амплитудой 30 40 В. то под действием сильного электрического поля между за-

твором н подложкой электроны прнобретают достаточную энергию, чтобы пройти тонкий диэлектрический слой до границы раздела двух диэлектриков. Верхний слой (интрида кремния) имеет значительную толщину, так что электроны преодолеть его не могут.


Накопленный на граннце раздела двух диэлектрических слоев заряд электронов синжает пороговое напряжение и смещает передаточную характеристику транзистора (рис. 4.9, б). Это состояние ЭП соответствует логической 1. Режим занесення заряда под затвор называют режимом програм-

мирования.

Логическому 0 соответствует состояние транзистора без заряда электронов в диэлектрике. Чтобы обеспечить это состояние, на затвор подают импульс напряжения отрицательной полярности с амплитудой 30 ... 40 В. При этом электроны вытесняются в подложку. При отсутствии заряда электронов под затвором передаточная характеристика смещается в область высоких пороговых напряжений. Режим вытеснения заряда из подзатворного

днэлектрика называют режимом стирания

Режим стирания и программирования можно осуществить с помощью напряження одной полярности: отрицательной для р-МНОП, положительной для п-МНОП структур. Эта возможность основана на использовании явления лавинной инжекции электронов под затвор, которая происходит, если к истоку и стоку приложить импульс отрицательного напряжения 30 ... 40 В. а затвор и подложку соединить с корпусом. В результате электрического пробоя переходов исток-подложка и сток-подложка происходит лавинное размножение электронов и нижекция не-






Рис 4.9 Элементы памяти РПЗУ в в типа МНОВ б передаточная характеристика о типа ЛИЗМОП авой ими затвором с раскороложное ЭП в матрице инкроскоми

которых из инх, обладающих достаточной кинстической энерги ей «готрячих» зачетронов), на границу между слоями дизъектри ков. Для стирания исобходимо подать изпульс отрицательного напряжения на затвор подают напряжение U_{ст.} значение считывания на затвор подают напряжение U_{ст.} значение которого лежит между двумя пороговыми уровнями Если в ЭП записана 1, траизистор откроется выпи уровнями Если в ЭП записана 1, траизистор откроется в при Ф отстанется в закратом состояния. В зависимости но при от протекать ток из выход, лябо и на Услагитель считывания траис формирует состояние шимы в уровень напряжения 1 или 0-на выходе микросхемы

Микроскемы РПЗУ с ЭП на *p*-МНОП траизисторах КР558РРІ, КР1601РРЗ, КР1601РРЗ (табл 4.3) имеют сравиительно низкое быстродействие, высокое напряжение программирования (30...40 В) и требуют двух источников питания

Для улучшения характеристик РПЗУ широко применяют техиологию изготовления ЭП иа л-МНОП траизисторах. Такие ЭП устроены аналогично рассмотренным, но имеют проводимость подложки р-типа, а истока и стока и-типа Микросхемы с ЭП. на *п*-МНОП транзисторах КР558РР2, КР558РР3, К1611РР1 обладают втрое превосходящим быстродействием, сиижениым до 22 В напряжением программирования и работают от одного источника питания.

Варнант ЭП и а структуре ЛИЗМОП с двойным автвором (рис. 49, е) представляет собой л-МОП транзкогор, у которого в подавтворном однородном двязектрике SiO, сформирована изолирования проводящим область из метадля дня поликриставлического креминя. Этот затвор получил название «плазавлинето».

В режиме программирования на управляющий затвор, исток и сток подают иниульс напряжения 21 25 В положительной поляриостя. В обратно смещениях р-п переходах возинкает процесс апаниного размиожения исистелей заряда и часть здектромов инжектирует на ПЗ. В результате накопления на ПЗ отривательного заряда передаточная характеристикат размистором решательного заряда передаточная характеристикат размистором смещается в область высокого порогового напряжения (вправо), что соответствует завики О.

Стирание записаниой информации, т. е. вытеснение заряда с П.3, в структурах ЛНЗМОП осуществляют двумя способами: в РПЗУ-9С электрическими сигналами, в РПЗУ-9Ф с помощью в РПЗУ-9С электрическими сигналами, в РПЗУ-9Ф с помощью УФ облучения. В структурах ос стиранием электрическими сигналами импульсом положительного напряжения на управляющем затворе синмают заряд электроиов с ПЗ, восстанавливая инжовольтный уровень порогового напряжения, что соответствует 1. В структурах с УФ облучением электром рассасываются с ПЗ в подложку в результате ускления теплового движения за счет получения диертия и стотчики УФ умлучения.

Режим считывания осуществляют так же, как в ЭП на структуре МНОП. В режиме храмения обеспечивают отсустение напряжений на электродах ЭП с тем, чтобы всключить рассеавание заряда в диэлектрической среде. Теоретическими рассегавания доказаны возможность сохранения заряда сотим лет. На практике это время ограничивают для одинх типов микросхем исколькими тьемчами часов., для других— несколькими годами, иапример, у К573РФ6 гарантийный срок сохранения информации без питания осставляет пять лет. Следовательно, микросхемы

РПЗУ относятся к группе энергонезависимых.

Устройство, приицип действия, режины управления работой микросхем РІЗУ разым гурпп во многом вналогичны. Например, микросхемы К559РР2, К1609РР1, К573РР2, К573РР2, К573РР2 бытотью К56 бит, относящиеся к разымы группар РІЗУ по твіту элемента памяти, имеют похожую структуру и одинаковую разводу выводов корпуса (рис. 4.8, 6), Отлачие между микросхемами групп ЭС и УФ состоит в способе реализации режима стиоания.

Принцип построення и режим работы РПЗУ рассмотрим на 5-499 примере микросхемы КР1601РРЗ емкостью 2К×8 с ЭП на п-МНОП транзисторах

Структурная схема (рис. 4.10) содержит все элементы, необхолимые для работы микросхемы в качестве ПЗУ: матрицу с элементами памяти, лешифраторы кола адреса строк и столбцов, селектор (ключи выбора столбцов), устройство ввода-вывода УВВ, Кроме того, в структуре предусмотрены функциональные узды, обеспечивающие ее работу в режимах стирания и программирования (записи информации) - это коммутаторы режимов и формирователи импульсов напряжений требуемой амплитулы и длительности из напряжения программирования Upp. По сравнению с микросхемами ПЗУМ и ППЗУ система управляющих сигналов дополнена сигналами программирования PR и стирания ER. Накопитель с матричной организацией содержит 128 строк и 128 столбнов, на пересечениях которых расположены 16 384 элементов памяти. Управление накопителем осуществляют семью старшими разрядами адресного кода, который после дешифрирования выбирает строку со 128 элементами памяти. Сигналы, считанные с элементов выбранной строки, поступают на входы селектора, назначение которого состоит в выборе из 128разрядного кода на входах восьми разрядов, которые далее поступают через УВВ на выходы микросхемы. Селектором управляют четыре младших разряда адресного кода, которые после дешифрирования обеспечивают выборку одного восьмиразрядного слова из 16 слов, содержащихся в выбранной строке. Устройство управления под воздействием сигналов на своих входах обеспечивает работу микросхемы в одном из следующих режимов: хранения, считывания, стирания, записи (программирования). Управляющие сигналы имеют следующее назначение: CS — выбор микросхемы; PR — разрешение на режим записи (программирования): Upp — напряжение программирования; RD — сигнал считывания; ER — сигнал стирания информации. Входы сигналов инверсные, поэтому разрешающим значением этих сигналов является О. Миогие микросхемы группы ЭС допускают избирательное стирание по адресу. Условия реализации названных режимов для микросхем РПЗУ группы ЭС приведены в табл. 4.4. Рассмотрим эти условия для микросхемы КР1601РРЗ, обращаясь при этом к рис. 4.10.

В режиме общего стирания из управляющие входы полают сигналы, соответствующие таба. 4.4 в том числе напряжение программирования $U_{\text{PB}} = -36$ В. Процесс стирания начинается с момента подачи импульса ER, который должен иметь длительность от 100 до 200 мс. По окончания стирания все ЭН матрицы переходят в состояние, соответствующее логическому О. В этом режиме сигналы на дрессым и информационных выводах

могут иметь произвольные значения.




Рис. 4.10. Структура микросхемы РПЗУ-ЭС

Микросхема КР1601РРЗ допускает построчное стирание. Этот режим отличается от рассмотренного значением сигнала PR = 0. иаличием на всех ниформационных выводах сигналов с уровием 1, а на адресных входах — сигналов адреса строки A₄ — А₁₀. по которому следует стереть информацию из всех 128 ЭП. Время избирательного стирания то же, что и общего,

В режиме записи (программирования) на выводы микросхемы подают записываемый байт, код адреса, управляющие сигиалы по табл. 4.4 и затем нмпульс сигнала программирования PR=0 на время 20 мс. Для программирования в автоматическом режиме всей микросхемы с числом адресов 2048 тре-

буется 41 с.

В режиме считывания на вывод Uno коммутируют напряжеиие питання -12 В (см. табл. 4.4) для снижения потребляемой мощности, подают код адреса и управляющие сигналы по табл. 4.4. причем сигнал считывания RD должен иметь импульсную форму. Спустя 0,4 мкс на ннформационных выходах появля-

ется считываемое слово.

Режим хранения обеспечивают снгиалом CS = 1, запрешающим обращение к микросхеме независимо от значений сигналов на других входах. Возможен второй варнант обеспечення режима хранения при использовании импульсного питания напряжением -12 В. Такой режим позволяет уменьшать потребляемую мощность. Когда в паузах между обращеннями к микросхеме отключают напряжение питания, она переходит в режим хранения, 5°

Таблица 4.4. Режимы микросхем РПЗУ-ЭС

-Тип микросхемы	-Сигиалы управления	Стирание общее ¹	Зались	Считывание	Хранени
KP558PP2	CS	1	1,	0	1
2K×8	OE	0	- 1	0	X
n-MHOI:	Upg, B	18 *	18 *	5	5
104 циклов	т, мс	103 -	10	0,35 мкс ***	_
KP558PP3	CS	0 *	0 *	0	1
8K×8	ŌE	1	0 *	0	X
л-МНОП	ER -	0	1	1	х.
100 циклов	Upp, B	18	24	0	X.
	т, мс	2,104	5 **	0,35 мкс	
KP1601PP3	CS	0	0	0	1
2K×8	RD	1	1	0	Х
р-МНОП	PR	1	0 *	1	X
10 ⁴ циклов	ER	0 *	1	1	X
	Upg, B	-36	-36	-12	X
	т, мс	200	20	0,4 мкс	_
KM1609PP1	CS	0	0	0	1
2K×8 -	ŌE	12 B	1	0	X
лизмоп .	Upg, B	21 *	- 21 * .	5	5
10 ⁴ циклов	T, MC	12	12	0,3 мкс	-
K573PP2	CS	. 0	0.	0	1
2K×8	ŌE	12 B	1	0	X
лизмоп	Upg. B	22 *	22 *	5,	5'
10 ⁴ циклов .	T, MC	50	50	0,35 мкс	

¹ Стирание по адресу допускают КР1601РРЗ, К573РР2, КМ1609DDI * Воздействие в форме инпульсв длительностью т;

*** Время выборки адреса.

Управление переключеннями питания целесообразно осуществлять сигналом CS.

При эксплуатации микросхем РПЗУ необходимо обеспечить требуемый порядок включения и выключения напряжений питания и программирования: при включении вначале подают 5 В. затем - 12 В и последним напряжение программирования, при выключении последовательность меняется на обратиую. Можно все три напряжения включать и выключать одновременно:

Достоинством микросхем РПЗУ группы ЭС является возможность перепрограммирования без изъятия их из устройства, где они работают. Другим положительным свойством микросхем даиной группы является значительное число циклов перепрограммирования, достигающее для большинства микроскем 10 тыс. Это их свойство в сочетании с энергонезависимостью позволяет их широко чепользовать в аппаратуре в качестве встроенных 133 со сменяемой информацией. Гарантийный срок сохранения информация при отключенном питании составляет от 3 тыс; ч до 5 лет (КМ1609PI).

Номенклатура микросхем РПЗУ много шире представленной в табл. 44 за счет монификаций базовам микросхем. Например, в семействе микросхем К1601РРЗ имеется восень моляфикаций: ог РРЗ1 по РР38, отличающихся друг от друга ниформационной емкостью, как можно видеть из табл. 4.5, и, следовательно, двриатими использованым выводов корпуск адля адресных вкодов и ниформационных выходов, так как число тех и других может отличаться от базовой микросхемы. То же можно сказать и о семействах микросхем других серий. Такое размообразме инкросхем РПЗУ позволяют решать из их основе практически любие задачи по созданию энергонезависимых перепрограммируемых ПЗУ.

Таблица 4.5. Модификации 1 базовых микросхем РПЗУ-Э

Базовая иняросхема	Модяфикация		Исполь	зуеные выподы	Соединении	Рисунон
	Tien	Бит Адрес Дакиме		Дажкые	выводов	
KP558PP1	PPII	256×4	Bce	7, 8, 9, 10	_	4.8, a
KP558PP2	PP21	IK×8	Кроме 19	Bce	19=12*	4.8, 6
	PP22	1K×8	То же	Bce	19=24	
	PP23	2K×4	Bce	11, 13, 14, 16	_	
	PP24	2K×4	Bce	10, 11, 13, 14, 16	10=11	
KP1601PPI	PPII	512×4	Кроме 1	Bce	1=4	4.8, ≥
	PP12	512×4	То же	Bce	1=24	
KP1601PP3	PP31	1K×8	Кроме 8	Bce	8 = 23	4.8.∂
	PP32	iK×8	То же	Bce	8=1	
	PP33	2K×4	Bce	4, 5, 6, 7		
	PP34	2K×4	Bce	9, 10, 11, 12	-	
	PP35	2K×4	Bce	4, 5, 9, 10	-	
	PP36	2K×4	Bce	4, 5, 11, 12		
	PP37	2K×4	Bce	6, 7, 9, 10	_	
	PP38	2K×4	Bce	6, 7, 11, 12		
KM1609PP1	PPII	IK×8	Кроме 19		19=12	4.8, 6
	PP12	1K×8	То же	Bce	19-24	,
K573PP2	PP21	IK×8	Кроме 19	Bce.	19=12	4.8.6
	PP22	IK×8	То же	Bce	19=24	

Микроскены — нодификации имеют параметры базовых инкроскем.
 Вывод 19 соединен с выгодом 12.

Таблица 4.6. Модификации базовых микросхем РПЗУ-УФ

Базевая	Моди	андажнф	Используен	Соединения	Рису	
винрослена	Tient	Бит	Aspec	Данные	вывидов	HOK
К573РФ1	РФ13	IK×4	Bce	10, 11, 13, 15		4.8, €
	РФ14	1K×4	Bce .	9, 10, 11, 15	_	
К573РФ2	РФ21	1K×8	Все, кроме 19	Bce	19-12*	4.8, 6
	РФ22	1K×8	То же	Bce	19-24	
	РФ23	2K×4	Bce .	10, 11, 13, 15		
	РФ24	2K×4	Bce	9, 10, 11, 15	-	
К573РФ3	PP31	2K×16	Все, кроме 17	Bce	17=24	4.8,30
	PP32	2K×16	То же	Bce	17=12 ·	
	PP33	1K×16	Все, кроме	Bce .	11=17=24	
			11, 17			1
	PP34	1K×16	То же	Bce	11=17=12	
К573РФ4	РФ41	4K×8	Все, кроме 4	Bce	4=14	4.8, 8
	РФ42	4K×8	То же	Bce .	4=28	
	РФ43	8K×4	Bce	13, 15, 16, 18	-	
	РФ44	8K×4	Bce	12, 13, 15, 18	_	

Микросхемы — модификлини имеют электрические параметры блаовых минросхем

Группа микросхем РПЗУ-УФ представлена серией К573, имеющей развитый функциональный состав, который расширен за счет значительного числа модификаций базовых микросхем (табл. 46).

В устройстве и режимах работы микросхем РПЗУ-УФ много общего с микросхемами группы ЭС. Исключение составляет режим стирания, для реализации которого необходим источник УФ излучения. Для стирания записанной информации микросхему извлекают из контактного устройства, замыкают все ее выводы полоской фольги и помещают под источник УФ света. обеспечив ее обдув. Стирание можно произвести, не извлекая микросхему из контактного устройства, но тогда надо отключить иапряжения питания и сигналы. Типовые источники стирающего излучения — дуговые ртутные лампы и лампы с парами ртути в кварцевых баллонах: ДРТ-220, ДРТ-375, ДБ-8, ДБ-60 и др. Излучение проникает к полупроводниковому кристаллу РПЗУ через прозрачное окно в крышке корпуса. Время стирания информации составляет 30 ... 60 мин. Расстояние от корпуса до баллона лампы должно быть 2.5 см. Очевидно, необходимо обеспечить чистоту стекла крышки, так как в противном случае стирание будет неполным.

Режимы работы микросхем РПЗУ-УФ: хранение, считывание, запись (программирование) обеспечивают сигиалами управле-

194

Вывод 19 соединен с выподом 12

иня, приведенными в табл. 4.7. В реализации названных режимов существенных особенностей, по сравнению с микросхемами группы ЭС, нет. за исключением наличия у некоторых микросхем (РФ2, РФ5, РФ6) режима контроля записи, который реализуют вслед за программированием

Среди микросхем серии К573 выделяется более сложной структурой и расширенными функциональными возможностями микросхема К573РФЗ емкостью 4К×16 бит. Ее отличительная особенность состоит в том, что она приспособлена для непосредственной работы со стандартной магистралью, имея необходимые встроенные нитерфейсные средства обеспечения режима обмена с нею. Кроме этого, микросхема имеет встроенное программируемое адресное устройство, которое позволяет без пополнитель-

Таблица 4.7.- Режимы микросхемы РПЗУ-УФ

Тип микросхемы	Сигналы управлёния	Sanuca cass	Контроль забиси	Считывание	Храиение
К573РФ1	CS	12 B	_	0 .	1
1K×8	PR	26 B *	-	0	X
100 циклов	т, мс	1×300	-	0,45 ** MKC	
К573РФ2 (РФ5)	CS.	1*	0	. 0	1
2K×8	OE .	1	0	0	Х
100 циклов (РФ2)	Upp, B	25	25	5	5
25 циклов (РФ5)	т, мс	50 -	-	0,45 мкс	
Қ573РФ3	CS	0 *	0 *	0-	. 1
4K×16	CE	1	0	- 0	1
10 циклов	ŌĒ	11	1	0-	1
	PR	0	1	1	0
	U _{PR} , B	18	18	5	5
	, T, NC	10	10	0,45 мкс	-
К573РФ4	CS	. 0	-	0	1
8K×8	PR	0 *	-	1	X
25 циклов	Upg, B	25	~	5	5
	т, мс	100	-	0,5 мкс	. —
К573РФ6	CS	0	0	0	1
8K×8	ŌE	1	0 *	0	X
25 циклов .	PR	0.*	1.	1	Х.
	UPR. B	19	19	5	5
	T, MC	50	-	0,3 мкс	-

¹ Для РФЗ режим записи кода микроскемы Воздействие в форме милулься длительностью т

** Время выборкя вхреса.

ного оборудования объединять до восьми микросхем в блок ПЗУ

их подключением к магистрали.

Указанные возможности микросхемы позволяют комплексировать ее с микросхемами ОЗУ К1809РУ1. ПЗУ К1809РЕ1 К1801РЕ1, с которыми она полностью совместима по разводке и входным сигналам в режимах считывания и хранения, для создания универсальных модулей ЗУ на основе стандартной магистрали [43].

Сигиалы микросхемы (рис. 4.8, ж);

 $A_1 - A_{12}$ — код адреса ячейки памяти: А13-А15 - код адреса микросхемы;

DIO₀ - DIO₁₅ - входиые (при программировании) и выход-

ные (при считывании) данные;

Адресные входы и информационные входы-выходы совмешеиы.

СЕ — разрешение обмена (идентичен сигналу системного интерфейса SYNC — «Синхронизация»):

OE — разрешение выдачи информации (DIN):

CS — выбор микросхемы; сигиал управляет адресным устройством микросхемы:

PR - программирование (запись, WTBT);

RPLY — выходной сигнал сопровождения считываемой ииформации.

Значения сигналов управления в различных режимах работы микросхемы приведены в табл. 4.7. При реализации управления необходимо иметь в виду, что совмещенные адресные и информационные выводы работают в мультиплексном режиме: вначале при СЕ=0 и совпадении внутрениего кода микросхемы с принятым A₁₃ — A₁₅ происходит запись во входиой регистр кода адреса $A_1 - A_{12}$, затем выводы переходят в режим приема даиных DI₀ — DI₁₅ для записи или в режим вывода считанных даниых DO₀ - DO₁₅ в магистраль. При программировании сигнал СЕ на этапе приема адреса имеет значение 0, затем при приеме данных принимает значение 1.

В режиме считывания после фиксации адреса на входном регистре выходы переходят в третье состояние, а считаниая из матрицы информация размещается во внутрением выходном регистре. На выходах она появляется при сигнале ОЕ разреше-

ния по выхолу

Недостатками микросхем РПЗУ-УФ является малое число циклов перепрограммирования (от 10 до 100), что обусловлено быстрым старением диэлектрика под воздействием УФ излучения, необходимость изъятия из аппаратуры для стирания информации, большое время стирания, потребность в специальном обору-. довании для стирания, высокая чувствительность к освещению и возможность случайного стирания информации. Вместе с тем у микросхем этой группы есть и существенные достоинствасовавительно высокое быстродействие, большое развиообразие вариантов исполнения по информационной емкости, невысокая стоимость и доступиссть. Эти свойства микросхем РПЗУ-УФ обусловливают их широкое применение в радиолюбительских разработиках.

Глава 5

ПРИМЕНЕНИЕ МИКРОСХЕМ ПОСТОЯННЫХ ЗАПОМИНАЮЩИХ УСТРОЙСТВ

5.1. Блок памяти на микросхемах РПЗУ-УФ

Известио, что извиболее критичими элементом в отнощении отказоустойчивости в любых автоматизированиям системах является память программ, поскольку разрушение содержащейся в ней виформации, вызванное сбоем ингания или другой неисправностью, приводит к отказу ЭВМ и всей системы в целом. Въходом из этого подомения может служить размещение в блоках ПЗУ программ и другой важной информации, которая должия быть сохранена при сбоях и отключении питания.

Решение практических задач по применению микросхем ПЗУ (ПЗУМ, ППЗУ, РПЗУ) включает этап их программирования и этап встраивания в принципнальную скему разрабатываемог устройства. При использовании микроскем ПЗУМ и ППЗУ программирование осуществляют предварительно, так что в устройстве эти микросхемы работают только в режимах считывания и хранения и для управления ими достаточно иметь вход для и хранения и дользорам микросхем. Миогие микросхемы Паблар имеют исколько таких входов (см. рис. 4.5), что позволяет повышать гибкость управления.

Микросхемы РПЗУ имеют более сложиое управление (см. рис. 4.8), допускающее их программирование в составе устройства. Эти особенности сказываются на структуре контролле-

ра ПЗУ.

Рассмотрим вопросы применения микросхем РПЗУ для построения постоянной памяти контрольсоры в других микропроцессорных средств на примере блока программируемого ПЗУ, орментрованного на интерфейс VMI [3]. Структура блока (рис. 5.1) включает модуль РПЗУ емкостью 32 К байта DDIO—DD25 и контроляре, обеспечивающий управление модулем.

Модуль РПЗУ на микросхемах К573РФ5 организован в виде 16 страниц, каждая из которых состоит из двух байтовых банков данных: L.банк содержит младшие байты, Н-баик — старшие. Емкость каждого банка определена микросхемой и равиа 2К




Рис. 5.1. Блок памяти на микросхемах РПЗУ-УФ

байт. Заметим, что аналогичная структура блока ОЗУ рассмог

рена в € 3.1.

При построении модуля соединены: одновменные адрескы входы и выходы программирования (вывод 21) у всех микросхем, входы CS v микросхем в каждой странице и одноименные информационные выводы у микросхем, относящихся к одной группе банков, как показано на рис. 5.1. Адресные линии соеди нены с линиями ША Ав - Ан, Причем каждая линия шины на гружена 16 входами, что обусловливает необходимость буферизации ША. Этот вопрос подробно рассмотрен в \$3.1. В данном случае он решается аналогично.

Ииформационные выводы соединены с одноименными диниями ШД по схеме: выводы микросхем всех L-банков с линиями

Do - Dis шины, H-банков с линиями Da - Dis.

Выводы CS микросхем каждой страницы подключены к ле шифратору DD7, а выводы ОЕ микросхем L-банков подключень к выходам дешифратора DD8, а Н-банков дешифратора DD9. Дешифраторы DD7, DD8 и DD9 преобразуют апресный кол А12-А14 в сигиалы выбора страницы при считывании слова (DD7), L-банка (DD8) и Н-банка (DD9) при записи (программировании).

Кроме указанных дешнфраторов, в структуру контроллера входят адресное устройство DD1, DD2 и устройство формироваиня управляющих сигналов для режима записи DD3 - DD6, VT1.

Блок памяти может работать в режимах хранения, считываиня и программирования. Требования к управляющим сигналам мнкросхемы К573РФ5 в названных режимах приведены в табл. 4.7. Стирание информации производят облучением УФ светом кристалла микросхемы с соблюдением требований, указанных в 6 4.3.

Для обращения к блоку РПЗУ необходимо совпадение кола адреса блока, установленного перемычками S1 - S4 (см. также рис. 3.2) и кода А15-А18, принятого с линий ША. Выполнение этого условия контролирует компаратор DDI, на выхоле которого появляется 1. Элемент DD2 анализирует уровень сигнала EPROM2 разрешения обращения к ПЗУ и при 1 формирует сигнал разрешения для DD7 и других узлов контроллера.

В режиме считывания при MRDC = 0 DD7 выбирает страницу, формируя сигнал 0 на одном из своих выходов, соответствующем коду A₁₂ - A₁₄. В это время выходы дешифраторов DD8, DD9 находятся в состоянии 0 из-за блокирующего действия сигнала 1 на нх V входах. Этот сигнал формирует DD3 при AMWC = 1 (упреждающий на такт сигнал записи) и EPROM1 == =0 (запрещение обращения к блоку РПЗУ для программироваиня). Наличие 0 на входах ОЕ всех микросхем означает, что они подготовлены к считыванию информации по выставленному

на ША адресу. Но переходят в режим считывания только две микросхемы выбранной страницы.

Блок РПЗУ находится в режиме хранения при отсутствии обращения, когда DD7 закрыт и имеет 1 на всех выходах. Режим программирования обеспечивают сигиалы AMWC=0

и ЕРВОМІ — І при выполнении условия обращения к олоку РГЗУ Контроллер в этом режиме бормирует сиглалы управления, требования к которым приведения в табл. 47. На выхоле DDЗ формируется огридательный инитуры. длительностью 50 мс, задавленой времязадающими элементами R2. С1. Этот импулые блокирует DD7, обеспечивая тем самым на входах CS всех микросхем уровень 1, и открывает доступ к DD8, DD9 через элементы DD4.1 и DD4.2 сигналам выбора банков: А. и ВНЕ.

При $A_0=0$ и $\overline{BHE}=0$ открыты для формировання сигналов OEL=1 и OEH=1 на одном из выходов оба дешифратора DD8, DD9. Если равеи 0 одни из сигналов, то появится на выходе соответствующего дешифратора 1 и будет, следовательно, вы-

браи для записи один из банков

Записываемсе слово или байт поступает на информационные выводы микроскем по линиям ШД. Записываются все разряжно одновременно в выбранием сдешфраторами DD8, DD9 микроскемы при поступлении на вход программирования U_{гд} мапряжения 26 В. Это напряжение комумтирует из входы U_{гд} всех микроскем при закрытом ключе SB1 транзистор VT1, открываемый сигналом ЕРКОМ1 через элемент DD6. Диод VD1 исобходим для развязки цепей мапряжений питания 5 В и программирования. Запись длится 50 мс. Для задержим процессора Ты это время коитроллер направляет ему сигнал низкого уровия для подтверждения обмена.

Таким образом, программирование блока РПЗУ встроенными средствами осуществляется в обычном цикле обращения для

записн, но с удлинением длительности цикла.

Рассмотренный блок ПЗУ может быть существению упрощен, если с контроллера снять функцию встроенного программатора. Возможны другие варианты контроллеров, в том числе и применение микросхемы K588BT2 по способу, показанному на рис. 3.6.

Изменение емкости блока ПЗУ в сторону ее уменьшения не требует изменений в схеме контроллера. При применении микросхем РПЗУ других типов такие изменения необходимы, поскольку существуют отличия управляющих сигналов в режиме програм-

мирования.

Наибольший эффект при реализации перепрограммируемой зиропезависимой памяти с минимальными аппаратными средствами позволяет получать микросхема Кб73РФ3, представляющая собой одиокристальный блок РПЗУ еммостью 4К×16 бит. Достаточно сказать, что четыре таких микросхемы способым полностью заменить устройство памяти, приведенное на рис. 5.1, которое

для своей реализации требует более 23 микросхем.

Микросхема в своей структуре содержит все функциональные уэлы, которые имеет рассмотренный блок РПЗУ. Встроенные интерфейсные средства ориентированы на подключение к 16-разрядкой магистрани МПИ без дополнительных элементов сопримения. Встроенное адреское устройство, якивалентное по выполивемой функции DDI на ркс. 5.1, но программируемое извие электрическими сигналами, позволяет подключать к магистрания до 8. микросхем и формировать таким образом блоки памяти емисства по 64К байт.

Свойства и характеристики микросхем К573РФЗ приведены

в § 4.3.

5.2. Функциональные узлы на микросхемах ППЗУ

Применение микроскем ППЗУ позволяет эффективно решать задачи по разработие логических узлов с. меньшими затратами аппаратных средств по сравнению с их аналогами на комбинационных микросчемах [44—48]. Это свойство микроскем ППЗУ широко применяют при построении дешифраторов, формирователей управляющих сигналов, кодопреобразователей.

устройств сопряжения, знакогенераторов и т. д.

Следует обратить виимание и на то обстоятельство, что микроскемы ППЗУ могут быть запрограммировани подъоваетаем под коикретиую задачу. Имея в своем распоряжении несколько «чистых» микросскем ППЗУ, разработчик может на основе одного типа микроскемы реализовать различивые функциональные узлы. Эти же задачи можно решить и с помощью микроскемы РПЗУ, причем даже с еще более выской эффективностью, поскольку они допускают неодиократиюе программирование. Однако чаще применяют микроскемы ППЗУ они дешевле, проще в программирования, а главиое, более быстродействующие (см. табл. 4.2 и 4.3).


Рассмотрим ряд примеров применений микросхем ППЗУ для выполнения различных функций, обратив основное внимание на способы решения схемотехнических задач по построению функ-

циональных узлов и управлению ими.

На рис. 5.2 приведена схема мультиплексора адресных кодов, реализованного на трех микросхемах K556PT5, который заменяет аналогичное устройство- на четырех микросхемах K155KП2

(см. рис. 3.9) в контроллере динамического ОЗУ.

Микросхемы DD1, DD2 предиазиачены для передачи на адресные входы микросхем O3V адресов строк $A_{\chi}[A_0-A_1]$ и стоибиов $A_{\chi}[A_0-A_1]$, поступающих ς линий шины адреса: лини A_{χ} подведены ко входам DD2, Микро



REF 18 637 677 Для динамического ОЗУ, построенный на микросхемах К556РТ5 схема DD3 служит для передачи адресов регенерации А₀₀ — А₀₂,

Все микросхемы имеют одинаковую прошивку: в каждую

ячейку микросхемы «зашит» код ее адреса. Способы н режимы программирования микросхем ППЗУ рассмотрены в \$ 5.3.

При объединении микроскем в модуль учтено, что они имеют открытые кольсторные выкоды. Поэтому для соединения одноименных выходов приненен способ «монтажное ИЛИ» с подклюененем к ими надряжения питания через патруаючие резисторы.
Сопротивления резисторов выбраны из условия ограничения наибольнего выходного тока, любой микроскомы предельно долусти-

мым значеннем.

Управляющие сигналы A_f/A_g и REF поданы на входы CSI — CS4 микросжем так, чтобы обеспечить задавный режим их работы. В режиме обмена магистрали с ОЗУ сигнал регенерации REF=0. Поэтому микросжема DDЗ бакомурована, ее выходы находятся в высокомиюм состоянии, а микросхемы DDI, DD2 померелно сигназом A_f/A_g открываются и передают из адресные входы блока ОЗУ адреса строк при A_f/A_g =0 и столб-шов пои A_f/A_g =1.

В режиме регенерации сигнал REF=1 блокирует DD1, DD2 и открывает DD3 для передачи в блок ОЗУ адресов строк App—Ag2.

142




Рис. 5.3. Формирователь сигналов управления

На основе микросхем ППЗУ можно выполнить и другие функциональные узлы контроллеров ОЗУ и ПЗУ, запрограммиро-

вав их для выполнения требуемых функций.

Пример реализации формирователя управляющих сигналов представиен на рис. 5.3. Устройство построено на микросхеме DD5, в когорую предварительно заносят коды заданных временых последовательностей сигналов. Для подготовки таблицы программирования (карты прожита) необходимо каждому коду дареса, пачинаятс и длевого, поставить в соответствие выходной

код, который определен видом времениых днаграмм.

Задающий генератор DDI и счетчик DD2 — DD4 формируют код адреса. В неперывнюм режиме работы этих узлов на адресных входах DD5 происходит перебор адресов с частотой F₀ от муневого до конечного, в результате чего на выходах этой микроскемы формируются запрограммированные временийе диагрантакта. Та— I/F₆ это надо учитывать при оценке возможности такта. Та— I/F₆ это надо учитывать при оценке возможности использования такого способо реализации тенератора управляющих сигналов. Например, для микросхемы К55ФРТ5 миникальня и равиа 80 ... 100 ис (см. табл. 4.2). Следовательно, частота темен задежень в семен задежень по МТС и Смень адресов на ее входах F₆ не должима превышать 10 МГц. Исходя из этого, выбирают микросхемы и способ реализации генеоатора DD1 и счетчика адресов.

Например, при расчете быстродействия устройства, приведенного на рис. 5.3, следует исходить из того, что с учетом

времени установления счетчика DD2 — DD4, равного 200 нс, минимальная длительность такта Т₀ не может быть меньше 300 нс, а нанбольшая частота F₆, следовательно, не должна превышать 3 МГц. Если принять в расчет максимальные значения времен-

ных параметров, то частота будет еще инже,

При наличии на выходе схемы мультиплексора DD6 устройство можно использовать в качестве одножнявльного формирователя кодовых последовательностей заданиюто виде в возможностью изменять вид последовательностей в автоматическом режиме, как показано на рис. 53, или под воздействене управляющего кода $A_0 - A_2$, подаваемого на DD6 от другого источника.

При $A_0A_1A_2$ =000 на выход DD6 коммутируется последовательность, получаемая с выхода DO6 микроскемы DD5, последовательность сыхода DO7, и т.д. В автоматическом режиме эти последовательности циклически чередуются с периодом в 512 тактов. Тритгер DD7 инсобходям для чеключения влияния процессов установления кодов счетчика иа выходной сигиал.

Входы С. CS, СS расширяют возможности устройства в отношении гибкости управления его работой, наращивания емкости ППЗУ и за этот счет увеличения числа вариантов кодовых

последовательностей.

Для уменьшения периода последовательностей можно ограничить используемое адресное пространство микросхемы ППЗУ, сократив разрядность измеряемого адресного кода и соответствению разрядность счетчика-формирователя. В таком случае целесообразно использовать микросхему ППЗУ меньшей емкости.

Некоторое видоизменение рассмотренной схемы путем замены мультиплексора цифроаналоговым преобразователем позволяет получать генератор аналоговых сигналов с заданными характе-

ристиками.

На рис. 5.4 приведен фрагмент схемы синтезатора аналоговых сигиалов, построенный на основе микросхемы ППЗУ К556РЕЗ. Формирователь адресных кодов в этом устройстве




Рис. 5.4. Формирователь аналоговых сигналов

может быть выполнен по схеме на рис. 5.3. Микроскема DDI содержит кодовые комбинации, определяющие форму акалогового сигнала, который формирует цифроаналоговый преобразователь DAI при последовательном переборе адресов DDI. Операционный усилитель на выходе DD2 обеспечивает формирование уровней напряжения в диапазоне 0... 10,24 В. Заметим, что при необходимости можно ввести схему управления замечнем и полярностью опорного напряжения и получить биполярные выходные сигналы.

Точность задания синтезируемой функции зависит от разрядности ППЗУ и ЦАП и определяется значением младшего разряда цифрового кода и шкалой преобразования ЦАП. В данном примере она равна 40 мВ. Повышение точности задания функции

достигается увеличением разрядности ППЗУ и ЦАП.

Пентральным элементом устройства является ППЗУ, которое предваритьльно програмивурется цифровыми кодами заданной функция (сигнала). Для составления карты прожита необходимо найти на одиом периоде, равном 2°, язменения сиятегируемой функции, где т — разрядность кода ППЗУ, ее значения в 2° точтах отчета: по одной в каждом такте, в масштабе от до 2°, где п — разрядность ЦЛП. В рассматриваемом примере т = 5, п = 8. Затем значение каждой выборки отображают 8-разрядным кодом, учитывая при этом, что наибольшее значение функции соответствует единичному чабору вазрядов кода. Номер отсчета является адресом ячейки ППЗУ, куда требуется занести цифровой код данной выборки функции.

На основе рассмотренного принципа могут быть реализованы генераторы стимулирующих воздействий в измерительных системах, в том числе генераторы с управляемой формой колебаний. генераторы тона в цифорвых электромузыкальных инстру-

ментах и т. д.

Таксе устройство можно применить для автоматического управления исполнительным прибором (переключателем, регулятором и т. п.). Тогда в микроскему ППЗУ необходимо завести программу, соответствующую кодам управляющего воздействия на входах DDI. При объединения иескольких микроскем с использованием входа СЅ Ябовляется возможность синтемуровать иссколько функций, записав предварительно их коды в микроскемы ППЗУ.

Может представить интерес для многих применений вариант использования микросхемы ППЗУ, приведенный на рис. 5.5. Устройство аналогично рассмотрениюму по принципу построения, и омнет более щирожне возможимости по синтезу сигналов, что обусловлено увеличением емкости ППЗУ и схемой управления. Тритгер DDЗ под возлабетвием кождого цифравого сигнала формирует на выходе сигнал управления старшим разрядом кода адреса А_{ДР} микросхемы ППЗУ DD I. Таким образом, адрес-



Рис 5.5. Преобразователь диск ретибых сигналов в двухтональные

ное пространство DD4 разделено на две страницы, в каждую из которых заносят коды разных функций

При работе устройства на выходе ЦАП (см рис. 5.4) будут формироваться сигналы, соответствующие одной из двух функций, а имению той из них, которая выбрана значением сигнала на входе DDS Устраната на входе



Рис 5.6 Преобразователь двоично-деся тичного кода в семиэлементный код управ дения индикатором

	ления индикатором								
	Λ	Euxegu DO							
		0	1	2	39	-5	5	- 6	7
	0	0	a	0	0	4	0	1	1
	. 1	1	0	ş tı	1	1	1	1 1	1
	2	0	0	1	0	0	1	0	1
	1	0	- 0	0	0	1	1	0	l i
	- 4	1	0	0.	1.	1	0	n	1
	5	0	1	0	0	1 1	6	0	1
	6	0.	i	0	6	0	6	0	1 1
	7	0	10	0	1	1	i	1	1
	8	61	0	0	0	6	0	0	,
	9	.0	0	-()	0	1	0	0	i

V.-0

DD3. Устройство может быть использовано, например, для преобразования двоичного сигнала в двухгональный сигнала в звухгональный сигнала в звухнов частоты. Для реализация этой возможности следует озвухновой частоты. Для реализация отой возможности следует офункцией синуса с периодом $T_1 = 1/\Gamma_2$, да F_1 , F_2 — выбраниные синуса с периодом $T_2 = 1/\Gamma_2$, да F_1 , F_2 — выбраниные частоты. Дласе надо определить, как разместить в адресном пространстве странии колы функций. Потребуем, чтобы функции F_1 , F_2 , да F_3 , F_4 , F

Для примера выберем $F_1 = 1400$ Γu , $F_2 = 2100$ Γu , тогда $\Pi_2/\Pi_1 = 3/2$, т. е. полный цикл перебора адреса для первой страницы соответствует двум периодам частоты 1400 Γu , а для вто-

рой — трем периодам частоты 2100 Гц.

Для составления карты прожита необходимо найти заименим 1024 выборок на интервале двух периодов первой функции для страници IIIЗУ при А₁₀=0 и на интервале трех периодов второй оринции для от рединции А₁₀=0. 1. Учитывая, уто номер выборки является в другом при другом при другом друго

При возможности синзить требования к точности задания функций можно использовать микросхемы меньшей емкости, например дее микросхемы К155РЕЗ, объединив их одноименимии выводами и использовав вход СS для сигиала адреса странии.

Напротив, если требования к точности заданий функций повышены, то следует применять микросхемы с большей емкостью. Для синтеза синусондальных колебаний целесообразио использовать микросхемы ПЗУМ со стандартными прошивками синус-

функций (см. § 4.1).

В рабочем режиме устройства на рис. 5.5 переключение страниц ППЗУ призводолт сигнал на коде DD3: при 0 на выходе ЦАП устройства появляется сигнал с частотой F_1 =1400 Гц, считываемый с первой страинцы, при 1— сигнал F_2 =2100 Гц, уститываемый со второй страинцы. Набозышая частото синтсия руемых колебаний определяется предельной частотой операционного усидителя, временем установления ЦАП и временем цикла

считывания микросхемы ППЗУ.

Пример реализации на основе микросхемы ППЗУ К155РЕЗ преобразователи двоично-десятичного кода в семилалементный код управления индикатором приведен на рис. 5.6. Здесь же показава таблица остопний микросхемы ППЗУ, которая является и таблицей программирования: слева в дестигной форме представлены адреса вческ памяти от нулевого до деявтого, справа — код, который надо замести в соответствующие вчески. При составлении таблиц учтено, что микросхема DDI змест открытый коллекторный которы и должен быть управления таблиц учтено, что микросхема DDI змест открытый коллекторный которы для замилания сегмента на ием должем быть уровень О. Точкой управляет ситательства, по должен быть уровень О. Точкой управляет ситательства, при упра

Для построения различных логических устройств, особенно устройств управления с нерегулярной логикой формирования выходных сигналов, целесообразно применять микросхемы ПЈІМ

[48]

Характеристика микросхем ПЛМ приведена в § 4.2. Способы их применения в устройствах аналогичны микросхемам ППЗУ матричного типа. Основное отличне состоит в режимах програм мирования

5.3. Программирование микросхем ППЗУ

Процедуру предварительной записи виформации в микросхему ППЗУ перед установкой на печатную плату называют ее программированием Эта операция является важнейшей составной частью решения любой практической задачи по применению микросхем ППЗУ. В этом убеждают и те примеры устройств.

которые рассмотрены в 6 5.2

В исходном для программирования состояния микросхема ППЗУ в своей матрине имеет все перемычки, что соответствует наличию во всех элементах памяти 0 или 1 в зависимости от характеристики усилителя считывания (см. 6 4.2). Программирование микросхемы представляет собой процесс пережигания перемычек в тех ЭП, где требуется изменить информацию. Эту операцию выполияют с помощью устройства, называемого программатором, в ручном или автоматическом режиме.

Пережигание перемычек производят по одной последовательно во времени, чтобы не нарушить температурный режим микросхемы. Принцип программирования поясним с помощью рис. 5.7, на котором показаны элементы простейшего программатора: устройство для формирования кода адреса, устройство контроля, генератор одиночных импульсов, группа переключателей SA1 -SA4.и контактов реле K1.1 — K1.3, обеспечивающих коммутацию

целей при программировании микросхемы.

На этапе подготовки микросхему проверяют на наличие догнческих 0 во всех ЭП, подавая на адресные входы A_0 — A_7 все адресные наборы и контролируя состояние выходов устройством контроля. Надо нметь в виду, что предприятие-изготовитель оставляет за собой право поставлять микросхемы ППЗУ с начальной информацией в некотором количестве ячеек памяти. обычно не более четырех. Причниой такого явления могут быть испытания микросхем на программируемость при их выпуске. Применительно к микросхеме К556РТ4 это означает, что ряд ячеек памяти может содержать логические 1. Ячейки с началь-




Рис. 5.7. Простейший программатор микросхем ППЗУ

иой информацией указывают в сопроволительном документе. При программировании надо либо исключить из обращения ячейки с начальной информацией, либо записывать в инх информацию с учетом имеющихся в них логических 1. По окончании контроля начального состояння микросхемы ключами SA1 — SA4 закорачивают ее выходы с корпусом. Управляющие входы CSI и CS2 также соединены с корпусом. Заметим, что при программироваини микросхем с начальным заполнением логическими 1 выходы соединяют не с корпусом, а с источником напряжения 5 В. На этапе программирования кодом адреса выбирают ячейку памяти, в которую необходимо занести логические 1. Затем размыкают ключ того выхола, которому принадлежит программируемый ЭП, и запускают генератор одиночных импульсов. Реле К1, переключив свои контакты, коммутирует на выводы CS2; U_{сс} и выбранного выхода DO напряжение 12,5 В на короткое время. Время программирования в нашем примере определяет длительность удержания реле во включенном состоянии. Обычно для пережигания перемычки достаточно 100 ... 300 мс. С началом программирования в структуре микросхемы (см. рис. 4.4) открывается формирователь выбраиного выхода, иапример F2, и создается инзкоомная цепь для тока от Ucc=12,5 В через открытый эмиттерный переход траизистора і строки и второго столбца, через открытый ключ VT2 и выход F2 на корпус. Протекающий через перемычку импульс тока значительной амплитулы пережигает ее. В это время формирователи других выхолов закрыты, поскольку все ключи, кроме SA2, замкнуты. В следующий цикл программируют другой ЭП этой же ячейки памяти, и так до тех пор, пока не будут занесены все 1 в данную ячейку. Затем изменением алреса переходят к соседней ячейке, и цикл повторяется.

Поле программирования следует проверить состояние всех зичек памяти и при необходимости повторить программирование. Необходимость повторения вполие вероятия, так как предприятие-натоговитель гарантирует издежие программирование только части выпускаемых микроскем. Эту часть оговаривают в технических условиях коэффициентом программирования, значеиие которого для разных типов микроскем ППЗУ лежит в пределах 0,65 ... 0,9. Например, для расскаятриваемой микроскемы КР556РТ4 коэффициент программирования равеи 0,65. Это означает, тог из 100 микроскем, подвергнутых протраммированию, только у 65 гарантирована правильная запись информация и соответствем из электических параметров установленным и соответствем из электических параметров установленным и соответствем из электических параметров установленным и соответствем из электических параметров установленным

иормам.

Более надежным является программирование путем подачи трех серий импульсов (на вход управления, на выход питания и на выбраниый выход) длительностью 25 ... 50 мкс каждый со скважностью 10 с фронтом 0,3 ... 3 мкс. Такой режим программирования может быть реализован схемой программатора с автоматическим формированием программирующих импульсов.

При программировании микроскем ППЗУ мадо учитывать возможность восстановления вроводящей перемычих со времения из-за явления миграции новое. Установлено, что если пережигание происходит при мигрально обутым фроитом, то оно носит характер микроварыва с интенствирый омислительной реакцией на краях разрыва. В таком случае возможность восстановления перемычии существению уменьшае возможность восстановления ферект восстановления после пережитания перемычек из полияристаллического кремния (серия Кб41) и силиция длагиным серия К1603 платины

Технология программирования микросски ППЗУ предусматривает три рекамия: пормавльный, форсированный и дополнительный. Волее подробно вопрос программирования микросски ППЗУ рассмотрен 81, 49. Засел мишь эменурования микросски ППЗУ рассмотрен 81, 49. Засел мишь заменти, что указанные режимы отличаются дантельностью и дорогования режиме микроскем серии К556 общее время записи не долом премине микроскем серии К556 общее время записи не догом премине шать 400 мс, го в форсированию режиме это время указанных режимов программирования миформацию записать не удается, то микросскем бражура записать не догом предаммирования миформацию записать не удается, то микросскем бражура

Для выявления слабых мест в запрограммированной микроскеме ее подвертают засектротермогренировке в течение не мене-168 ч при температуре 125° С с последующим контролем правильности записанной информации и электрических параметров. В случае нарушения записанной информации повторног никипрограммирования и электротермогренировку. При повторном

нарушении микросхему бракуют.

При программировании микросхем с перемычками из поликристаллического кремния (серия K541) и из силицида платины (серия K1608) электротермотренировку можно не проводить.

Вариант программатора, рассчитанный на ручной режим программагрования и удобный для практической работы в любигельских удобывки, приведен на рис. 58 [47]. Функциональная скема содержит генератор одиночных импульсов длительностью 50 ... 100 ме, построенный на элементах DD2.1 — DD2.4 и управзяемый кнопкой 56, формирователь кода адреса на переключателях 51 — 55, заектронный клюи VTI — VT4 с временем коммутации менее 1 мкс для подачи на выбранный переключателем 57 выход микроскемы ППІЗУ DD1 и на се вывод U, напряжения программирования U₂₈ = 10 B, устройство контроля записи на диолах VP4 VD5.

Устройство можно достаточно легко приспособить для программирования микросхем ППЗУ большей емкости, чем К155РЕЗ.

Для этого надо расширить адресное устройство.

В исходном состоянни матрица микросхемы К155РЕЗ запол-




Рис 5.8. Принципиальная схема программатора микросхем ППЗУ

исиз О. Чтобы проверить это, необходимо последовательно обратиться при установлению переключателями SI — S5 адресе к каждому ЭП переключателем S7. Еслі в данном ЭП перемычка цела, т. е. находится О, то светодно, УDS, защутированный диолом VD4, гореть не будет. При нарущении перемычки, что соглетствиет 1 в данном ЭП, светодном/ заторится. Эту проце-

дуру повторяют для всех 32 адресов микросхемы.

Программирование осуществляют в соответствии с картой прожита (см. § 5.2) в следующем порядке: набирают адрес ЯП, переключателем SГ выбирают ЭП, в который с ведует записать 1, и в кнопкой 36 запускают генератор. При этом формируется синал 1 разрешения программирования, который с выдка DD2, поступает на вход микросхемы ППЗУ. На выходе DD2, потв задает цель R6CL. Транэнстор VT1 закрывается, а VT2 — VT4 открываются и коммутируют наприжение 10 В на выход витания DD1 через R6, VD4 выбранный S7 выход DD1 через R9, VD3, После отжатия S6 автоматически осуществляется контролы: если диод VD5 загорелся, то запись 1 удалась. При необходимости повтора режима записи (кохуфициент программирожности у К15SPE3 равен 0.3) рекомендуют увеличивать напряжение протраммирования ступенями по 0,5 В до 14 В.

Аналогичное по назначению устройство для -микросхем

РПЗУ-УФ описано в [52].

Выпускаемые промышленностью программаторы, предназначенные для автономного применения, позволяют программиро-




Рис. 5.9. Устройство автоматического программирования микросхем ппзу, рпзуа — структурная схема, б схема подключення микросхемы ППЗУ в — временные дна

граммы напряжений программирования

вать микросхемы ППЗУ н РПЗУ в пошаговом н автоматическом режниах с контролем записн н предварительным редактироваинем заноснмой в микросхему информации. Такими возможностями располагают, в частности, серийные программирующие устройства тнпа АУПП, 815, УЗП-80 и др. [3].

Активно разрабатываются и встроенные средства программировання, орнеитированные на конкретные микроЭВМ, например «Электроника K1-20» [55], «Электроннка Д3-28» [56], «Радио-86РК» [51] и др. Перспективным для практики является направ-

схем ППЗУ н РПЗУ, способных к быстрой перенастройке при измененни типа мнкроЭВМ [50].

ленне создання уинверсальных программаторов для всех мнкро-Такне программаторы должны иметь трн программнруемых 152

источника с напряжением от 0 до 26 В с глоками нагрузки до сотен миллиампер и электронные ключи с временем переключения менее 0,6 мкс. Вариант структурного построения программатора встроениюто типа представлен и а рис. 5.9. Конструктивно программатор представляет собій модуль, который мимет средстав сопряжения с системной магистралью через узел промежуточного интерфейса и с микросхемой ППЗУ, РПЗУ, которая дложна быть запрограммирована. В структуру модуля входят блок программируемим источников испряжения, контроллер этого блока, буферные регистры адресов и данных, узел промежуточного интерфейса и узел сопряжения с программируемой микросхемой.

грамм, показанных на рис. 5.9, в.

Комплект модулей программирования и узлов сопряжения для микросхем ППЗУ, РПЗУ всей иоменклатуры приведен в [54]

5.4. Знакогенератор на микросхемах ПЗУМ

Применение микроскем ПЗУ масочного типа со стандартной прошивкой рассмогрям на примере генератора знаков (символов), реализованного на микросхемах К155РЕ21 (буквы русского адфавита), К155РЕ22 (буквы затинского адфавита), К155РЕ23 (арифметические знаки и цифры). Каждая из названных микросхем ПК155РЕ24,

содержащей дополнение к знакам.


Схема блока памяти, который обеспечивает формирование символов, представлена, вы рес. 5.10 [57, 18]. Микросхемы ПЗУМ DDI — DD4 объединены одновменными адресимым входами, вы выходами, причем объединение выходов ОК выполнено по схеме «контажное И» с подключением к ини нагрузочных резисторов и источника мапражения питания. Входа С5 использованы для выбора нужной из микросхем старшими разрядами кода адреса А«, А».

Выходы К155РЕ24 через мультиплексор DD5, управляемый сигиалами A₈, используют как дополнение с выходами основных трех микросхем: DO₂ с К155РЕ21, DO₁ К155РЕ22, DO₀ с

K155PE23.

Блок памяти имеет 10 адресных входов $A_0 - A_9$ и пять выходов VI - V5, иа которых формируются сигналы управления устройством отобовжения информации.

Код адреса состоит из трех частей: $A_0 - A_2$, $A_3 - A_7$, A_8A_9 . Младшие разряды выбирают строку символа, разряды $A_3 - A_7$



Α,	A ₁	An	VI	V2	V3	V4	V5	
0	0	0		-			-	
0	0	1	1		1 1	1		
6	1	0	1				1	
. 0	1		1					
1	0	0	1	1			i	
1	0	1			1 1	-	1	
1	1	0	1		1		i i	
1	1	1	1.		1	1		

определяют вид символа нз набора снмволов одной микросхемы, A_8A_9 выбирают микросхему и дополинтельный к ней выход

K155PE24.

При $A_0A_0=01$ управляющие сигналы формируют DDI и выход DO₂ микросхемы DD4. В-соответствии с таблицей прошивки микросхемы K155PE2I при мулевом лаборе A_7 — A_3 и при переборе комбинаций A_2A_3 а с се выходов считываются управляющие сигналы, соответствующие буляе K_3 как показано в таблице на рис. 5.10 (для маглядности в изображениях кодовых комбинаций VI—V5 опущены M_3).

Изменение кода $A_3 - A_7$ вызывает из памяти требуемый символ, Общее число символов 32. Формат их представления

7×5 (нулевая комбинация A₀ — A₂ не используется).

Для ознакомления со способами сопряжения блока памяти с устройствами отображения информации можно обратиться

к [57].

В номенклатуре современных микросхем ПЗУМ со стандартными прошивками широко представлены микросхемы для знакогенераторов разного типа. Информация о таких микросхемах помещена в § 4.1.

5.5. Динамическое питание микросхем ПЗУ

Микросхемы ППЗУ и РПЗУ потребляют мощность 0,8 ... 1 Вт на корпус. Для снижения уровия эмергопотребления нспользуют способ динамического питания, вариант реализации

которого приведен на рис. 5.11 [58].

Схема динамического питания включает дешифратор выбора микросхем DD17, транзисторные ключн VT1-VT16. Дешифратор DD17 под воздействием сигнадов старших разрядов кода адреса Ан-Ан-формирует на одном из своих выходов уровень 0 и обеспечивает открывание соответствующего транзистора. Через открытый транзистор на вывод питания микросхемы памяти поступает напряжение питания и приводит ее в рабочее состояние. Остальные микросхемы памяти, не имея питания, находятся в выключенном состоянии. Таким образом, схема динамического питания, помимо своей основной функции, реализует логику выбора микросхем памяти. При отсутствий обращения к блоку памяти при A15=1 на выводах 14, 18 DD17 присутствует уровень 1, при котором на всех выходах устанавливаются 1 и поддерживают транзисторные ключи в закрытом состоянии. При этом все микросхемы памяти выключены и не потребляют тока от источника питания.

При использовании динамического питания существенно синжается потреболяемая мощность, несколько увеличивается длительность цикла обращения к микросхемам памяти для сунтыва-




Рис. 5.11 Схема импульсного питання ПЗУ

иня и снижается напряжение питания на значение падения напряжения на открытом транзисторе. При недопустимости снижения уровня бапряжения пятания необходимо предусмотреть питание блока памяти от отдельного источника с напряжением 5,6 к

олока памяти от отдельного источника с напряжением 5,6 В. Аналогичную схему динамического питания можно применить и для блока на микросхемах РПЗУ [591].

Указатель микросхем

Серия К132 К134 К155 К176	Стр. 45 55 54	Серия K581 K588 K589	45 73 66
K176 K185 K500 K505 K531 K537	38 55 38 115 - 66 40	K596 K1002 K1500 K1601 K1603 K1608	114 70 56 125 114

K541		52	K1609	125
K555		68	K1610	115
K556	1	20	K1611	125
K558	1	25	K1623	120
K561		69	K1656	114
K563	1	14	K1800	71
K565		56	K1801	117
K568	1	15	K1802	66
K573	i	25	K1804 .	66
K580		66	K1809	51

Список литературы

- Полуироводниковые запомикающие устройства и их примежение/В. А. Андреев, В. В. Баранов, Н. В. Бекин и др.; Под ред. А. Ю. Гордонова.— М.:
 Радно и связь, 1981.—343 с.
 Полуповодниковые БИС запомикающих устройств: Справочики. Под ред.
- Полупроводинковые БИС звпоминающих устройств: Справочиик. Под ред. А. Ю. Гордонова, Ю. Н. Дъякова. — М.: Радио и связь, 1986. — 360 с.
- Хвощ С. Т., Варлинский Н. Н., Попов Е. А. Микропроцессоры и микроЭВМ в схемах автоматического управления. Справочник/Под общей ред. С. Т. Хвоща. — Л.: Машимостроение, 1987.—640 с.
 Отиев И. В. Шамаев Ю. М. Поосктрование запоминающих устройств.—
 - М.: Высшая школа, 1979 —320 с.
- Аидреев В. П. РПЗУ на основе стеклообразных полупроводников.— М.: Радио и связь, 1985.—201 с.
- Схемотехника БИС постоянных запоминающих устройств/О. А. Петросяи, И. Я. Козырь, Л. А. Коледов, Ю. И. Шетнини.— М.: Радио и связь, 1987.— 304 с.
- Караханян Э. Р., Шилин В. А. Динамические интегральные схемы памяти с МДП структурой.— М.: Радио и связь, 1984.—136 с.
- Веннамиюв В. Н., Лебедев О. Н., Мирошимченко А. И. Микросхемы и их применение. — 3-е изд., перераб. — М.: Радио и связь. 1989. — 240 с.
- Замории А. П., Мячев А. А., Селиванов Ю. П. Вычислительные машины, системы, комплексы: Свравочинк/Под ред. Б. Н. Наумова, В. В. Пржинлковского — М. Энепосатомкалат, 1985.—264
- ского, м.: Энерговтомиздат, 1903.—201 с.

 10. ГОСТ 2.743—82. Обозначения условные графические в схемах. Элементы цифровой техники.
- ГОСТ 19480—74 (с изменениями 1985 г.). Микросхемы интегральные. Термины, определения и буквенные обозначения электрических параметров.
- 12. ГОСТ 17467-79. Микросхемы интегральные. Основные размеры.
- ГОСТ 17467—72. Микросхемы интегрвльные. Корпуса, типы и размеры.
 Аналоговые и цифровые интегрвльные микросхемы. Под ред. С. В. Якубов-
- ского.— М.: Радио и связь, 1985.—432 с. 15. Шило В. Л. Популярные цифровые микросхемы: Справочиик.— М.: Радио
- и связь, 1987.—352 с.

 Ланцов А. Л., Зворыкин Л. Н., Оснвов И. Ф. Цифровые устройства на комплементарных МДП-интегральных микросхемах.— М.: Радно и связь, 1983.—
- Аваев Н. А., Дулин В. Н., Наумов Ю. Е. Большие интегральные схемы с инжекционным питанием.— М.: Сов. радно, 1977.—248 с.
- Применение интегральных микросхем в электронной вычислительной техиние: Справочник/Пов ред. Б. Н. Файзулаева, Б. В. Тарабрина. — М.: Радио и с вязы. 1986. — 384 с.
- и связь, 1900.—364 С.
 Одмолько А. Б. Сверхбыстродействующее статическое ОЗУ емкостью 64К // Электроиная промышленность.—1987.— Вып. 3.— С. 17.

- 20. Боулен М. Энергонезависимое ЗУПВ с литневыми батареями // Электроникв.—1983.— Выл. 13.— С. 49.
- 21. Лашевский Р. А., Тенк Э. Э., Хорин В. С. Однокристальное статическое ОЗУ со встроенным интерфейсом // Микропроцессорные средства и системы -1984. - Вып. 2. - С. 85. 22. Ахметжанов Б. М. и др. СБИС динамического ЗУПВ емкостью 256К //

Электроннан промышленность. - 1987 - Выл. 3. - С. 14.

 Анализ функциональных возможностей, закладываемых в новое локоление динамических ЗУПВ емкостью 256К // Электроника.—1984.—№ 14.— С. 29. 24 Коган А. Л. и др. БИС регистрового ЗУ К1002ИР1 // Электронная промышленность. - 1982. - Вып. 1 - C, 18.

25. ОСТ 25969-82. Системы малых электронных вычислительных машии. Интерфейс И41. Технические требования.

26. ГОСТ 26765.51-86. Система электронных модулей Магистральный парадлельный интерфейс (МПИ) Общие требования. 27 Мячев А. А., Никольский О. А. Стандартные интерфейсы микропроцессорных систем // Микропроцессорные средства и системы. — 1984. — Вып. 1 —

28. Коффрон Д., Лонг В. Расширские микропроцессорных систем. - М. Маши-

ностроение, 1987 — 320 с. Дианов А. П., Щелкунов Н. Н. Организация динамической памяти микросистем // Микропроцессорные средства и системы.—1987.— Выл. 4.— С. 75,

30. Еремин Ю. А., Морозов А. Г. Контроллер динамического ОЗУ, для микропроисссорных устройств // Микропроцессорные средства и системы. - 1986. -Вып. 3.- С.-75.

31 Иванов С. Н., Романов А. Ф., Чернышов Ю. Н. Одноплатная микроЭВМ на МПК БИС серии К1810 // Микропроцессорные средства и системы.-1986. -- Вып. 6. -- С. 8.

32. Горшков Д., Зеленко Г., Озеров Ю., Попов С. Персональный раднолюбительский компьютер «Радно-86РК» // Радно. — 1986. — № 4. — С. 24; № 5. — С. 31 33. Курмаев О. Ф., Балабанов А. А. Контроллер динамической памяти // Микро-

процессорные средства и системы.—1988.— Выл. 1.— С. 79. 34. Дианов А. П., Щелкунов Н. Н. Малогабаритные источники питания для микросистем // Микропроцессорные средства и системы.—1987.— Вып. 3.— С. 73.

35. Крылов А. Блок питання компьютера «Радио-86РК» // Радио, 1986. —№ 11 — C. 26: No. 12 --- C. 17

36. Власкин А., Годии С. Цифровой ревербератор // В номощь радиолюбителю.-Вып. 95. - С. 29.

37. Рао В. Использование ЗУПВ для формирования длительных задержек // Электроника.—1983.—№ 7.— С. 62. 38. Кутыркин С. Б., Маньжов Б. Н., Шиндов В. С. Аналого-цифровое устрой-

ство для исследования и регистрации электрических сигналов // Электроиная промышленность. -1985.-- Вып. 9.- С. 15.

39. Овчинников Л. Г., Сороченко Н. И. Устройство, индикации // Микропроцессориме средства и системы. - 1987. - Выл. 4 - С. 46.

40. Пузаков А. Телеграфный ключ с селективной памятью // В помощь раднолюбителю. - Вып. 99. - С. 27

41. Абрамов С. Н. и др. КМОП ПЗУ К563РЕ2 со встроенной схемой исправления ошибок // Электронная промышленность. -1987. -- Вып. 4. -- С. 50 42. Демин С. Г., Кружанов Ю. В., Энис В. И. Биполярное ПЗУ КА596РЕ2 со

ястроенными схемами исправления ошибок и самоконтроли // Электронная промышлениость. ÷1985. - Вык. 9. - С 6. 43. Агапини В. П. и др. Комплект схем постоянной памяти для микропроцессор-

ной техники // Электронная промышленность. — 1985. — Вып. 7. — С. 17. 44 Лукьянов Д. А. ПЗУ - универсальный элемент цифровой техники // Микро-

процессорные средства и системы.—1986.— Вып. 1.— С. 75. 45. Щелкунов Н. Н., Дизнов А. П. ПЗУ вместо произвольной догики // Микропронессорные средства и системы. - 1986. - Вып. 1 - С 83.

46. Власенко В. Применение ППЗУ // Радно,-1987 -- № 11 -- С 27

47 Пузаков А. ПЗУ в спортивной аппаратуре // Радно.—1982.— № 1 — С. 22 48. Шербаков О. А. Особенности применения ПЛМ в микропроцессорных систе-

мах // Микропроцессорные средства и системы.—1986.— Вып. 2.— С. 80. Дианов А. П., Щелкунов Н. Н. Методика программирования микросхем ПЗУ // Микропроцессориме средства и системы.—1985.— Вып. 3.— С. 75. 50 Лукьянов Л. А. Схемотехника универсальных программаторов ПЗУ // Микро-

процессориые средства и системы. - 1985. - Вып. 3. - С 84 Лукьянов Д., Богдан А. «Радио-86РК» — Программатор ПЗУ // Радио.—

1987 — № 8.— С 21, № 9.— С 24, 1988.— № 2.— С 24 Лукьянов Д. Радно — о «Радно-86РК» // Радно.—1986.—№ 10.— С 32.

53. Щелкунов Н. Н., Дианов А. П. Процедуры программирования логических матриц // Микропроцессорные средства и системы.—1986.— Вып 2.— С. 71

54 Днанов А. П., Шелкунов Н. Н. Модули программирования логических схем // Микропроцессорные средства и системы.—1988.— Вып 1 — С. 40. 55. Найденов А. В., Романенко В. А. Программатор ППЗУ на базе микроЭВМ

«Электроника К1-20» // Микропроцессорные средства и системы.—1986.— Вып. 5 .- С. 34 Жихарев В. И. Программатор на базе микроЭВМ «Электроника ДЗ-28» //

Микропроцессорные средства и системы, -1986. - Вып. 5 - С 40.

Бирюков С., Краснов Е. Свето-информационное табло // Радио.—1987.— № 6.— С. 17 58. Сергеев А. Динамическое пптание ПЗУ // Радио.—1987 — № 12.— С. 26.

59. Шуман Д. Снижение мощности потребления устройств памяти на СППЗУ путем стробнрования // Электроника.—1983.— № 10.— С. 56 60 Гладышев В. В. Энергонезависимое ОЗУ в качестве имитатора ПЗУ // Мик-

ропроцессорные средства и системы. - 1988. - Вып 2. - С 32 Интерфейсные БИС микропроцессорного комплекта К1801 // Микропроцессорные спедства и системы.-1988.- Вып 4-С 89

62 Семейство ЭВМ «Электроника КІ»/Под ред. Л Н Преснухниа — М.: Высшая школа. 1988.—191 с



ЦАП и АЦП

ПРЕДИСЛОВИЕ

Увеличение скорости и точности обработки информации в устройствах и системах радиоэлектронной и вычислительной техники потребовало разработки большого класса быстродействующих одноконстальных схем аизлого-шифровых и цифро-аизлоговых пре-

образователей (АЦП и ЦАП) широкого применения.

Развитие интегральной микроэлектроники за последние три десятилетия можно разделять и два зтапа: первый (1960—1975 гг.) зарадботка, освоение в производстве й расширение промышленного выпуска логических микроскем для ЗВМ; второй (1976— 1986 гг.) — дальнейшее развитие работ по разработке и серийному производству сложмых шифровых больших интегральных скем (БИС) и серехбольших интегральных скем (СБИС) и непользование планарной технологии в изготовлении широкого класса линейных скем прецизионию точности для обработки и преобразования амалоговых сигиалов (операционных усилителей, компараторов, АЦП и ЦАП).

Микросхемы преобразователей сигиалов по сравнению с цифровыми микросхемами имеют следующие особенности:

высокую точность и большую стабильность выходных и входных

карактеристик в широком диапазоне температур; сравиятельно большое число коитролируемых параметров в технологическом цикле производства, при коитроле готовых схем

и мехаиических и климатических испытаниях; высокие требования к контрольно-измерительной аппаратуре по точности и производительности при проверке статических и

динамических параметров.

для преческа протиге и изготовлении микроскем ЦАП и АЦП необпротиго учитальть большую моменьствую колодими компонентов и
повышениме по сравнению с цифровыми микроскемами требования
к их электрическим параметрам по точноств и температурной стабильмости; нерегулярность структуры и изаличё в ней узлов,
амполияющих линейные и неилиейные функции обработик сигналов
(разрашые ключи, усилители, компараторы, источники опорного
напряжения, резисторные матрицы, скемы угравления и запоминания). Возникает много проблем технологического характера, которые связаные с обеспечением требований по точности и контроли
геометрических размеров многослойных микроструктур, формируемых из пластине коремния.

В настоящее время промышлениостью выпускается большая номенклатура микросхем ЦАІ (серий К594ПАІ, К1108ПА, К118ПА, К572ПА и АЦП серий К1107ПВ, К572ПВ, К1113ПВ и др. Для построения современных вычислительных систем обработки информации широко применяются быстродействующие ЦАП и АЦП.

а пороживать в порожить в пороживать в пороживать в пороживать в пороживать в поро

ОСОБЕННОСТИ ПОСТРОЕНИЯ БЫСТРОДЕЙСТ-ВУЮЩИХ МИКРОСХЕМ ЦАП, АЦП И АППАРАТУРЫ ДЛЯ ИЗМЕРЕНИЯ ИХ ЭЛЕКТРИЧЕСКИХ ПАРА-МЕТРОВ

I. I. ОСОБЕННОСТИ ПОСТРОЕНИЯ И КОНСТРУКТИВНОЕ ИСПОЛНЕНИЕ ЦАП

Шифро-аналоговыми преобразователями (ЦАП) называют устройства, геневирующие выходную аналоговую величину, соответствующую цифровому коду, поступающему на вход преобразователя 111. Цифро-аналоговые преобразователи используются для согласовання ЭВМ с аналоговыми устройствами, а также в качестве внутреиних узлов в аналого-цифровых преобразователях (АЦП) и цифровых измерительных приборах [2]. Цифро-аналоговое преобразованне в рассматриваемых в данной книге ЦАП состоит в суммировании эталонных величии, соответствующих разрядам входного кода. Применяются в основном два метода цифро-аналогового преобразовання: суммнрование единичных эталонных величии и суммирование эталонных величин, веса которых отличаются. В первом при формировании выходной аналоговой величны используется только одна эталонная величина весом в один квант. Во втором методе применяются эталонные величниы с весами, зависящими от номера разряда, и в суммировании участвуют только те эталонные величниы, для которых в соответствующем разряде входного кода имеется еднинца [1]. При этом используется двончный позиционный код или двончио-десятичный. В случае двончного позиционного кода значення всех разрядов поступают одновременно на все входы ЦАП. Работа таких ЦАП описывается выражением $X = P(a_1 2^{-1} + a_2 2^{-2} + ... + a_i 2^{-b})$, где X — выходиая аналоговая величина; а; — коэффициенты соответствующих двоичных разрядов, которые принимают дискретные значения единица нли нуль; Р — опорный снгиал; b — число разрядов. Опорным снгиалом может служнть напряжение постоянного или переменного тока. В преобразователях на опорного сигиала формируются эталонные величины, соответствующие значениям разрядов входиого кода, которые суммируются н образуют дискретные значення выходной аналоговой величины. Дальнейшая классификация ЦАП может быть проведена по разным признакам [3]:

а) способу формирования выходного сигнала (с суммированием напряжений, делением напряжения, суммированием токов):

б) роду выходного сигнала (с токовым выходом, выходом по напряженню):

в) поляриости выходного сигнала (униполярные, биполярные):

г) характеру опорного сигнала (постоянный, переменный); д) коиструктивно-технологическому исполнению (модульные, гибрилиые интегральные).

е) типу элементов для суммнровання и делення (резистивные, емкостные, оптоэлектронные)

Основные структуры, используемые в ЦАП интегрального исполнення, - это структуры с суммнрованием токов 11. 41:

ЦАП со взвешениыми резисторами в цепях эмиттеров (рис. 1.1). Структура характеризуется малой рассенваемой мощностью, независимостью токов разрядов друг от друга, большим диапазоном сопротивлений резисторов и большим значением напряжения смещения иуля на выходе:

ЦАП со взвешенными резисторами в цепях нагрузки (рис. 1.2). В этой структуре суммарное сопротивление резисторов меньше, но

диапазои сопротнвлений достаточно большой:

ЦАП с лестинчной матрицей R = 2R в цепях эмиттеров траизисторов источинков токов (рис. 1.3). В этой структуре суммарное сопротивление резисторов и днапазон сопротивлений намного меньше, чем в первых двух. однако при «подгонке» тока одного на разрядов наменяются токи соседних, что создает неудобства при настройке прибора:




Рис. 1.1. Цифро-аналоговый преобразователь со взвешенными резисторами в цепях эмиттеров





Рис. 1.2. Цифро-аналоговый преобразователь со взвешенными резисторами в цепях нагрузки



Lappoold and Complying Payand Payand

Pac. 1.5

Рис. 1.3. Цифро-аналоговый преобразователь с лестинчиой матрицей в эмиттерах источников токов

Рис. I 4. Цифро-аналоговый преобразователь с выходной лестинчной матрицей

Рис. 1.5. Цифро-аналоговый преобразователь с комбинированным азвешиваннем

ЦАП с выходной лестинчной матрицей R=2R (рис. 1.4). Эта структура характернзуется наименьшим значением суммарного сопротивления:

ЦАП с комбинированным взвешиввинем (рис. 1.5). В таких структурах взвешивание в каждом рвзряде или их группе выполняется различимии способами.

инетси различивми спосоозана. Приведенные в настоящей книге ЦАП выполнены по структурным схемам, относящимся к одной из указанных групп или к их комбиналиям.

1.2. ОСОБЕННОСТИ ПОСТРОЕНИЯ И КОНСТРУКТИВНОЕ ИСПОЛНЕНИЕ АЦП

В последнее время получнла распространение классификация АЦП, показывающая, как во временн развертывается процесс преобразовання [3]. Исходя из этого все АЦП можно разбить на

три типа последовательные, параллельные и параллельно-последовательные

К последовательным АЦП относятся, например, преобразователи, основанные на преобразовании напряжение — частота интегрирующего типа, последовательных приближений, следящего типа Все эти АЦП позволяют получить высокую разрядность. однако имеют невысокое быстродействие.


Параллельные АЦП построены на принципе одновременного преобразования сигнала путем его квантования с помощью набола компараторов. Такие АЦЦ являются самыми быстродействующими и позволяют достичь частот преобразования 100...400 МГп 13. 5. 1301 К недостаткам параллельных АЦП относится резкое увеличение числа компонентов при увеличении разрядности, что, в свою очередь, приводит к увеличению потребляемой мощности и размеров кристалла.

Параллельно-последовательные АЦП представляют собой комбинацию из малоразрядных параллельных АЦП, ЦАП, операционных усилителей (OУ), устройств выборки-хранения (УВХ) и т. д. Прининп преобразовання таких АЦП обычно сводится к двухступенчатому алгоритму — в начале производится определение старших разрядов значения входного напряжения с помощью первого малоразрядного параллельного АЦП, затем формируется разностный сигнал с помощью ЦАП и ОУ и осуществляется формирование млалиих разрядов с помощью второго малоразрядного параллельного АЦП [5]. Такое построение позволяет уменьшить число элементов в преобразователе и получить разрядность 12 бит при частоте преобразования 10 МГц [7]. Основными недостатками АЦП такого типа являются наличие большого числа линейных узлов, требования к точностным и динамическим характеристикам которых очень высоки, а также трудности, связанные с прецизнонной стыковкой этих узлов друг с другом, что требует настройки каждого индивидуального преобразователя. По указанным причинам такие АЦП в полупроводниковом интегральном исполнении в настоящее время практически не выпускаются. Они изготавливаются в виле блоков. гнбридных микросхем, печатных плат [6, 7, 142-144].

В настоящей работе рассматриваются отечественные быстродействующие параллельные АЦП, имеющие разрядность 6...8 бит

при максимальной частоте преобразования 20...100 МГц.

В общем случае построение всех параллельных АЦП однотипно 181: делитель опорных напряжений, набор компараторов напряження, шифратор, выходные каскады (рис. 1.6). Такой АЦП, без учета ряда погрешностей, работает следующим образом: входной сигнал подается одновременно на одни входы компараторов, в которых он сравнивается с опорными напряжениями, подаваемыми на другне входы компараторов от делителя опорных напряжений. В момент подачи на тактовый вход стробирующего сигнала на выходах компараторов фиксируется значение кода, соответствующее Рис. 1.6. Обобщенная схема параллельного АЦП



мгиовенному значению входного сигнала. Далее результат колирования с выходов компараторов подается на шифратор, в котором происходит преобразование в выбранный тип выкодного кола АЦП С выхода шифратора сформированный кол подается на выкодные каскады преобразователей внутрискенных уровней в стандартные уроване ЭСЛ ТТЛ яля КМОЛ. В завискимост по конкретных реализаций АЦП может содержать различное число стробируемых блоков иштомковая зания на рис. 1.61.

Основным уалом параллельных АШП являются компараторы наприжения, Как правило, в боктродействующих АШП они выполняются стробируемыми, т. е. в состав компаратора входит устройство, переклочающее компаратор в реклича сравнения сигналов в режим хранения результата сравнения стробирования; [9—12]. Особенностью стробируемых компараторов мапряжения възглются небольшой коэффициент усиления в режиме сравнения (единицы дестяки) и резиюе его увеличение (в сотим раз) при стробировании, т. е. при переходе в режим хранения результата сравнения. Такое построение позводяет получить большую полосу пропускания по аналоговому входу при большой его чувствительности Компаратор, построения кому принципу, имеет весьма малое часло компонентов, что принципиально важно, для параллельных АЦП Число компараторов в параллельном АЦП 1, « 2°— 1 Число компараторов в параллельном АЦП 1, « 2°— 1 Число компараторов в параллельном АЦП 1, « 2°— 1

Делитель опорных напряжений в параллельных АЦП служит для формирования опорных напряжений: их значения являются эталонами: с которыми сравнивается входной сигнал. Обычно делитель выполняется по схеме последовательного делителя напряжений. Число резисторов в делителе напряжений параллельного АЦП N_p=2°. Номиналы резисторов делителя опорных напряжений одинаковы, за исключением первого и последнего резисторов, которые могут быть различны в конкретных реализациях АЦП, При этом получается линейная характеристика преобразования АЦП. Однако при b≥8 для компенсации токовой составляющей нелниейности номинальные значения резисторов делителя опорных напряжений могут быть неодинаковы (см. гл. 9). Для уменьшения влияния входиых токов компараторов на опорные напряжения необходимо использовать резисторы делителя с возможно меньшими номинальными значениями. В качестве материала для изготовления резисторов делителя в ИС используются разного рода сплавы металлов или низкоомиые диффузнонные области кремния [5]. Конструктивно резисторы делителя опорных напряжений выполняются в виде прямоугольной конфигурации или конфигурации типа «меанло».

Шифратор в параллельных АЦП необходим для преобразования кода компараторов в выходной код АЦП задавного типа. Практически шифратор делается двух-грехступенчатым, что позволяет реализовать регулярность топологии 19—11. В состав шифратора могут входить регистры хранения, предаманаченные для кранения промежуточимх результатов шифрации (см. гл. 4). Выходиме каскады АЦП служат для подлучения стаждартимы цифровых уровней двух двух предаматирам промежуточных стаждартимых цифровых уровней ма АЦП служат для подлучения стаждартимы цифровых уровней ма АЦП служат для подлучения стаждартимы цифровых уровней ма АЦП служат для подлучения стаждартимы цифровых уровней ма Стаждартим стаж

(ЭСЛ илн ТТЛ) выходного кода.

Параллевые АШП имеют регулярную структуру кристалла, что позаоляет упростять процесс проектирования и за счет равизка длин мексоединений сиквить статические дливанические погрешности мексоединений сиквить статические дливанические погрешности расположение траизансторов диференциальных коскадов компараторов в информатериальных коскадов компараторов в испоражения смещения компараторов; гоупинровку компараторов в информатериальной длинамической полусти простигать правод длина проводников, по которым подводится тактовый сигнал к линейкам компараторов для обеспечение миниматьствый сигнал к линейкам компараторов для обеспечения миниматьствый сигнал к линейкам компараторов для обеспечения миниматьствой сигнальной погрешности при преобразовании сигналов с высокой скоростью заменения компараторов для заменения сигналов с высокой скоростью заменения с заменения меняться с высокой скоростью заменения.

Коиструктивное исполнение АЦП определяется значительной рассенваемой мощностью (до 3.0 Вт), что предъявляет определенные требования к конструкции корпусов. Корпуса используются преимущественно металлокерамические, некоторые из иму имеют

дополнительный радиатор.

13 ОСОБЕННОСТИ ПОСТРОЕНИЯ АППАРАТУРЫ **ИЗМЕРЕНИЯ ЭЛЕКТРИЧЕСКИХ ПАРАМЕТРОВ ЦАЦ И АЦЦ**

Олиой из наиболее сложных и трудоемких операций в процессе разработки и изготовления ЦАП и АЦП (особенно быстролействую ших) является измерение электрических параметров и проведение ис пытаний. Отечественная и зврубежная практика показывает, что стоимость операций измерений и испытаний ИС ПАП и АПП, вклю чая стоимость контрольно-измерительной аппаратуры и испытатель иого оборудования, превышает 30...50% общей стоимости их изготов ления [13]. В отличие от измерения электрических параметров до гических микросхем, измерение и испытание ИС ЦАП и АЦП имеют пял особениостей.

Во-первых, требуется очень высокая точность измерения Погрешность измерения статических параметров ЦАП и АЦП опре деляется разрядностью проверяемого прибора, а ее абсолютиая величина, зависящая от днапазона входных или выходных токов или напряжений, должиа быть в несколько раз меньше напряжения или тока единицы младшего разряда; для высокоразрядных ЦАП » АПП оно составляет единицы или доли милливольта (единицы или десятки микроампера). Погрешность измерения динамических пара метров также определяется разрядностью измеряемого ЦАП или АПП, диапазоном значений измеряемого параметра и быстродейст вием объекта измерения. Значения измеряемых напряжений состав ляют единицы или доли милливольта в диапазоне времен десятки елиницы наносекунд.

Во-вторых, результат измерения параметров ЦАП и АЦП (ха рактеристик преобразования) является косвенным; он получается в результате многократиых вычислений, усреднений и сравнений

В-третьих, для определения электрических параметров (ха рактеристик преобразований) необходимо большое число точек измерения и вычисления. При большом числе измерений необходимс обеспечить приемлемую производительность при серийном изготовлении.

В-четвертых, при малых абсолютных значениях параметров измеряемых сигналов значительное влияние на достоверность результатов измерения имеют шумы источников питания и шумы уп равляющих или задающих режим узлов и элементов. Величина этих паразитных шумов и наводок соизмерима или даже превышает амплитулу измеряемого сигиала.

Специфические требования предъявляются к конструктивному исполнению КИА и отдельных ее узлов. Высокие точности измерения статических параметров требуют малых значений переходных сопротивлений, коммутирующих и канализирующих измерительных цепей, а также малого разброса из электрических и коиструктивных

параметров.

Учитывая, что измеряемые объекты имеют большую широкополосность, составляющую более сотеи мегагери, они склонны к генерациям так как паражетые конструктивные паражетры ИС ЦАП и АЦП совместно с паражетыми конструктивным паражетрами элементов, задающих режим, образуют сложные резонансные системы и контурые. Для уменьшения и устранения паражитым генераций, искажающих результаты измерения, применяется специальное конструктивное исполнение узлов подключение ИС и изменятилия.

Обсепечение достоверного взачерения малых токов в напражений, а также временных параметров, камодящихся в субнаноскумалом диапазоне, гребует определенного конструктивного кеполнения узлов эмерителя, вкранирования, камализации измеряемых и управляющих сигналов. Для этих целей используются специалыные меры защитью т индустриалымых поможе и измерительные завемлющие устройства. Особые условия предзваляются к поверочной апаразуре, так как ее точность банарамуры провереных и измерения электрических параметров ЦАП и АЦП в процессе производства. Атестик постоянную температуру в эмуанированных коминатах, имеюстик постоянную температуру в температуры, влажности, автономную помеховащищенную питающую сеть и измерительное завемление, а также кэманновкую тэкстрических имативтых полей.

ИС ЦАП и АЦП.

Глава 2.

ПАРАМЕТРЫ МИКРОСХЕМ ЦАП, АЦП И ИХ ОПРЕДЕЛЕНИЯ

2.1. ОБЩИЕ ПОНЯТИЯ

По содляния ИС ЦАП и АЦП были разработами интерптельние преобразователя, инполняться и за печентах и интерптельние спесобразователя, инполняться и за печентах и интерптельного и пользение и поределению с функциональное выпытаетия. Эти доругостовщие при боры использение и определению с развительность праветоры макероском ЦАП и АЦП построения по вывытиченном с интерптельными преобразовательны принципу действия, построения по вывытиченном некоторые праветры и теримпостия имеретствими преобразовательного имеретствими преобразовательного имеретствими преобразовательного и при при пределения пределения с пределения пределени

так нак ЦАП я АЦП часто являются функционально везаковченими преобразователямя и, главное, не подлежат метрологической аттестации в проверке.

Кроме специфических парачетров, харанитровующих ИС ЦАП и АЦП с томи эрием выполнения ини функционального вазимения, колользуют лаке в гаранитры, общепринятые для других типов ИС: напряжения истольного витания, тока потребавия, входаме и выподние напряжения и тока, тяп и допустивые зыбесемя нагрузки
и.т. д. Вс- эти праметры определены ГОСТ 1940—7-4. Кроме того, такнее общевоизтих, кам номинальное, максимальное, минимальное завеченя параметров,
абсылотые в спосустваные отложения, техностирующе которыщения, местабымность параметром и другие, приевдения в указанном стандарте, ногут быть распространены на параметры ЦАП в АЦП с

Микросхены ЦАП выполняют декодирование цифровой информации в эквивалентвые значения выходной ведичины (напряжение или ток), миклостемы AUII кодированне входиой аналоговой величины (обычно напряжения) в эквивалентиую и ифровую неформацию. Пифровая яиформация представляется соответствующим ирдом. Наиболее распространен двоичный цифровой код. Значеняя разрядов в таком ноде определяются присутствием или отсутствием электричесного напряжения или напряжениями высокого и низкого уповней. Пифровой кол может быть последовательным, когда уровин напряжения, соответствующие отдельным разрядам кода, постуцают в различные моненты времени и могут быть передамы во одной ливни. или параллельным, когда все уровин напряжения, соответствующие разрядам мода, поступлют одновременно в передаются во отдельным ливням. Таким образом, вифровой кол представляется в визе последовательности единии и кулей напламен 1100010100. В даниом случае он состоят из 10 цифр, называемых разрядами Крайний девый называют стацины разрядом (СР) или первым, прайний правый -младшим разрядом (МР). Необходино отметить, что порядок счета разрядов не является установившимся; иногда в литературе приводятся схемы, в которых счет начинают с младшего развява и ему поисванвают иулевой или вервый номер. Числовой энвивалент кода может быть определен, если известна система модирования или тип нода. В техняке цифро-аналогового преобразования маибольшее респространение получили двончные и двончно-десятичные коды с весами разрядов 8-4-2-1 или 2-4-2-1 Они бывают прямыми и обратными, обратные получают инвертированием всех разрядов прямого кода.

Мажінальное число разрядов, которое может бить подаме нь вход ЦАПТ и преобразоваю вы входа ументину, пропоримовальную замениях кода, замент от конструктивного в конскруктивного в секоотехняеского исполнения конкреткой IС. Число разрядов является изнобость общей кражутеристкой, определающей можным конке функциональным во вможности ИС. В общем стучке — это расчетиям величина, так как не каждый закемытарь конкретного типа ИС может преобразовавать кетоможные замением законного кода, также не для всех ИС АЦП могут быть получения на въколе все воложныме закемнения кода с задавлями числом разрядов. Согластво ГОСТ 2476-83, часло разрядов. Отактем ГОСТ 2476-83, часло разрядов от за ромения кода с задавлями числом разрядов. Согластво ГОСТ 2476-83, часло разрядов от за ромения битографи максимального чистя кодовых комбинаций на входе ИС ЦПП или възходе ИС ЦПП.

2.2. СТАТИЧЕСКИЕ ПАРАМЕТРЫ ЦАП

В простейшем случае на входы ЦАП подается параллельный двоичный кол. значения каждого разряда которого на входы по

ступают одновременно. Допустим, значения входного кода изменяются от мнинмального до максимального, при этом каждое значенне входного кода преобразуется в дискретное значение выходной аналоговой величины. Лискретность изменения выходной аналоговой величны зависит от числа разрядов ЦАП, в то время как отклонение конкретиого значения выходной аналоговой величны от номинального значения однозначно не зависит от числа раз-**ОЯДОВ.** А ОПРЕДЕЛЯЕТСЯ ТОЧНОСТЬЮ ИЗГОТОВЛЕННЯ ЭЛЕМЕНТОВ МИКООсхем н может быть получено сколько угодно малым. Совокупность значений выходной аналоговой величины х, в зависимости от значений входного кода а; называют характеристикой преобразования * (ХП) [14]. Такая совокупность может быть привелена в виде графика, формулы или таблицы. Рассматриваемые ЦАП имеют линейную характеристику преобразования. В системе координат кол — выхолная аналоговая величина ХП нзображается прямой, расположенной под некоторым углом к осн абсинсс (рнс. 2.1). Когда необходимо определить некоторую точку на ХП, приводят значение кола, соответствующее этой точке. Иногда характеристику преобразовання изображают ступенчатой линией, что подчеркивает дискретность изменення как значения кода, так н выходной аналоговой величины.

На XII можно выделить карактерные точки. Прежке всего это мисальния коменчая точки XII, которые определяться всего это мисальния коменчая точки XII, которые определяться в малыным и конечным значениями входного кода. За введаться в можно значение двя котором помінальное значение выходной аналоговой ведичины является чинимальным (максимальным). При этом начальной отчока XII является точка пересечения координатных осей ск. к. т. е. точка, соответствующая пулевому значению выходной аналоговой величным при значений входного кода, равном нулю. При изменення значений входного кода ск. дот пачального до конечного выходная в наполовая




Рис. 2.1 Номинальная XП 4-разрядного двоичного ЦАП с однополярным выходным сигиалом;

 гарактеристика преобразования ЦАП, 2 прямая, соединяющая начальную и конечную точ ки XII величина х. дискретию изменяется в некотором интервале. Интервал значений выходной вналоговой величины от начальной до конечной точки называют филологомо выходной величины, а разность между максимальным и минимальным значениями этой величины смилитуфой ее изменения. Значение дискретного изменения выходной аналоговой величины при изменении значения выходного кода на единицу называют ступенью кеамтовомия. В случае двоичного линейного ЦЛЛ для номинальной карактеристики всеступения равны:

 $\overline{h} = (x_{\text{max}} - x_{\text{min}})/(b-1) = x_{\text{ORN}}/(b-1)$,

где x_{\max}, x_{\min} — иоминальное значение выходной аналоговой величины * в конечной * н начальной точках $X\Pi; x_{ORN}$ — иоминальная амплитуда изменения выходной аналоговой величины; b — число возможных значений кода.

Номинальное значение ступени квантования, представляющее изименьшее изменение выходной аналоговой величины, является разрешающей способностью преобразования. Разрешающая способность, как и ступень преобразования, выражается в сдиницах выходной аналоговой величины или в процентах от номинальной амплитуды изменения выходной акалоговой величины. Например, преобразователь на 12 щифровых яходов, имеюций выходной сигнал в конечной точке XII, равный 10 В, обладает разрешающей способностью 24.5 МВ, нля 0.0245%.

Для действительной характеристики преобразования ступени квантования в разных точках отличаются друг от друга. В этом случае подсчитывают среднее значение ступени квантования: $\hbar = (x_{\rm sat} - x_{\rm sat})/(b - 1)$. Это значение может служить единицей измерения выходной аналоговой величины, и его называют единицей младшего разряда (ЕМР). Такая единица измерения виглядно преставляет все параметовы выходной аналоговой единицы.

Карактеристики преобразования реальных ЦАП отличаются от исаельных формой, значением ступеней и расположением относительно осей координат. Степень совпадения реальной XII с идеальной определяет точкость, которая характеризуется рядом отклонений реальной XII от идеальной и количественно выражается соответствующими параметрами: нелинейностью, дифференциальной нелинейностью, смещением начальной точки XII, отклочением налоговой величины от номинального значения в конечной точке XII и т. д. Такие возможные отклонения иллогокриются висе 2.2.

Немимейность в данной точке XII — это отклонение точки реальной XII от прямой, проведенной определениям образом. Нелимей иость может быть определена двумя способами: 1) нелимейность находится отмосительно прямой, проведениюй через начальную и комечную точки XII; 2) нелимейность находится относительно прямой, проведениюй таким образом, чтобы минимизировать значе ине мединейности, напримеро, относительно прямой, среднее квадра тическое отклонение всек точек котророй минимадьно 115. 161




Рис. 2.2. Характеристики преобразования ЦАП с отклонениями в начальной и конечной точках:

Ві — воминальный кожфонием преобразова-

Рис. 2.3. Нелинейность, дифференциальная нелинейность и немонотонность XП ЦАП

Уравнение такой прямой $V\!=\!Ax\!+\!B$, где $B\!-\!$ коэффициент, равный смещению нуля; $A\!-\!$ коэффициент, определяющий крутизну характернстики. Значения коэффициентов $A\!$ и $B\!$ находят по формулам

$$A = \left[\left(\sum_{i=0}^{N} x_i \sum_{i=0}^{N} y \right) / N - \sum_{i=0}^{N} x_i y \right] / \left[\left(\sum_{i=0}^{N} x \right)^2 / N - \sum_{i=0}^{N} x_i^2 \right], \quad B = \bar{y} - A\bar{x}.$$

где

$$x = \left(\sum_{i=0}^{N} x_i\right) / N$$
, $\tilde{y} = \left(\sum_{i=0}^{N} y_i\right) / N$

Для ЦАП нелниейность, как правило, определяется нелинейностью в точке ХП, где она по абсолютной величине максимальна. Нелинейность выражается в долях ЕМР лиз в процентах от значения аналоговой величины в конечной точке ХП:

$$\delta_L = (\Delta x/h)$$
 [EMP] нлн $(\Delta x/x_k) \cdot 100$,

где Δx — максимальное отклонение XП от заданной прямой; x_0 — значение аналоговой величины в конечной точке XП.

Дифференциальная иелинейность — это отклонение действительных ступеней кваитования от их среднего значения Дифференциальная нелинейность і й ступени кваитования

$$\delta_{1D}[(h-h)/h]$$
 [EMP] или $[(\tilde{h}-h)/x_k] \cdot 100$,

где h, h— действительное и среднее значения ступени квантования. Для ЦАП указывается значение лифоренциальной нелинейности той гоких характеристики, где это значение по абсолютной величине максинально. Дифференциальная нелинейность имеет прямую с вязы с имонотонностью XII. Под монотонностью понимается незменность знака приращения выходной величины при последовательном изменения значения воходного кола. Если дифференциальная нелинейность в некотрой точке по абсолютной величине превышает 1 ЕМР, то это значит, что приращение выходной величине в этой точке может иметь противоположное предыдущей точке направление яли быть больше дойной моминальной ступени квантования (рис. 2.3). Таким образом, условие монотонности XII имеет вид —1 ЕМР «5, ръ-\$ + 1 ЕМР»

Менинейность и дифференциальная вкликейность в искоторых случаях опредесиениям образом связание, одиням эта севы не въвъестем одилозичной. Если изменение выходной аналоговой величины при включен из дельных разрадов не зависит от состояния других разрадов (включен иля анключен). То дифференциальных величейность не может превышать удалоенного значения величейности [16], т. ебър_2 24). Образова зависимост отсутствует, так как за манечива инференциальной вкличейности, не наче данных об отключениях ситалов всех разрадов от их поминальети от пределативности. В пределативности образования примо [17]. Тых таких ЦАП соотношение — ОЗ ЕМР ≪ Бс СОБ ЕМР озвачает условие монотомности. Эти рассуждения справедными при рассмограния наличейности отноститьствию дведа-

ной прямой, проведенной через начальную я конечную точки ХП.

Возможно также отклонение XII от номинальной в виде параллельного савига. Парал-лельный савит характеристики оценивают относительно изчала координат и называют напряжением смещения мудя выходной ваналогова безличины. Это действитсяльное значение выходной величины при значении входного кода, при котором номинальная выходная величина равна чулю. Отклонение XII LAII из-за напряжения смещения нуля и отклонения коэффициента преобразования в радмозъектронной аппаратуре для большинства ИС ЦАП может быть устранено внешними регулирующими устройст вами.

175


Приведенные выше пвраметри характериауют точность ЦАП в оппедния поредленных неизменных условиях эксплуатации. Для описания поведения ЦАП в условиях переменных внешиных олде ствующих факторов неизменения правметры характеры уощим солден применения параметры к коффициенты влаяния нестабильности источном напряжения питания на параметры. В основном применяются тем-пературные коффициенты следующих параметров исплененности, анфференциальной нелинейности, анференциальной нелинейности выходилой анализований пременяющих инференциальной нелинейности.

Допустимое напряжение на выходе — это интервал значений напряжения, в пределах которого нэмемение выходного тока не превышает заданного значения. Аналогично ИС ЦАП с выходом пока напряжению могут характернзоваться допустимым диапазоном тока

на выходе.

2.3. ДИНАМИЧЕСКИЕ ПАРАМЕТРЫ ЦАП

В радиоэлектронной вппаратуре, ЭВМ, системах сбора и обработки данных ЦАП работают при непрерывно изменяющихся значениях колов на входах. Поиятно, что считывание информации с выкода ЦАП должно производиться после окончания всех переходных процессов в нем. Только в таком случае можно получить точнах процессов в нем. Только в таком случае можно получить точнах процессов в нем. Только в таком случае можно получить точнах процессов в нем. Только в таком случае можно получить точнах процессов.



тестиннульс. 2 — форма номинального выходного милульса, 3 — форма действительного выходного
 тестиннульса, 2 — форма действительного выходного

иость, на которую рассчитан ЦІАП, и быстродействие системы или аппаратуры определяется временем переходных процессов ЦАП, его быстродействием. По этой причине динамические параметры ЦАП во многом определяют производительность обработки ииформации.

Время истановления выходного сигнала - время от момента " наменения кола на входах ЦАП до момента, когда значение выходной аналоговой величины отличается от установившегося на заданную величну (рис. 2.4). В зависимости от типа ЦАП это может быть время установления выходного тока (с. нлн время установлеиня выходного напряження typ. В большнистве случаев приводится время установлення при скачкообразном изменении входного кода от минимального до максимального значения или наоборот, когда выходная аналоговая величина отличается от установившегося значення не более 0.5 ЕМР в ту или другую сторону. Отсчет временн обычно ведется от момента достнження входным уровнем 0.5 амплитулы. На рис. 2.4 — это интервал времени (1 от момента достижения половины амплитуды логического уровия до момента, когда конвая выходного снгнала в последний раз пересекает одиу из границ зоны, ограниченной $x_{max} = 0.5$ EMP и $x_{max} + 0.5$ EMP. Изменение входного кода может быть и в интервале других значений, а точность лостижения выходным сигналом установившегося значения может выбираться из соображений необходимой точности ЦАП.

Время задержки распространения — время от момента достнжения входимы уровнем половины амплатуды до момента достнження выходной аналоговой величной половины установившегося значения (время 1; на рис. 24.). Наряду с этим параметром может использоваться время задержки — время от можента изменения кода-до можента, костда выходивая величныя достняет 0,1.

установившегося значения.

Время нарастамия — время, за которое выходиая аналоговая веленина изменяется от 0,1 до 0,9 установившегося зиачения (время 1,3 на рнс. 2.4).

Скорость нарастания — отношение приращения аналоговой выходной величны ко времени t_3 , за которое произошло это приращение.

Время переключения — время от момента наменення входного кода до момента достижения выходной аналоговой величины 0,9 установныегося значения.

Причиной возникновения выбросов является иссовпадение во времени моментов переключения отдельных разрядов, вследствие чего в искоторый момент времени оказывается выключенным кал включенным число разрядов, не соответствующее вкодному коду. Считается, что самая неблагоприятивя ситуация с этой точки эрения. возникает при наменении входного кода, когда переключается максимальное число разъркаю, например при изменении кода от 0,1...1 до 10.... В этом случее выброс может доститать полозеным максимальной выходной заключовой весичиным. Его амилитудь может быть любой поларности в зависимости от опережения киз запазалывания вылочения старшего разъркай отностельно выключения малациих разъркдов,


2.4. СТАТИЧЕСКИЕ ПАРАМЕТРЫ АПП

Наибольший интерес представляют статические параметры АЦП, характеризующие их точностные характеристики. Ниже рассмотрены основные статические параметры парадлагыных АПП

Число разрядов, или разрядность АЦП, как уже говорилось выше, — это округленный до целого числа двоичный логарифи номинального числа замечный выходного кода $b = \log_2 N$. N — число звачений выходного кода. Для правильно работающего параллельного АЦП (см. расс. 1.5) число значений выходного кода соответствует

числу компараторов АЦП плюс код 000...0.

При полаче на вход АЦП линейно изменяющегося напряжения на выходе АЦП наблюдается последовательное изменение кодов. Зависимость между значениями входного аналогового напряжения и выхолного кода называется характеристикой преобразования АЦП. Характеристика преобразования АЦП, как и для ЦАП, может быть определена в виде таблиц, графиков или формул. Характеристика преобразовання АЦП описывается рядом параметров. Точки на оси абсинсс соответствуют напряженням межкодовых переходов. Под напряжением межкодового перехода понимается такое входное аналоговое напряжение, статистические вероятности преобразования которого в заданное и предшествующее заданному значению выходного кода равны. Для ндеального АЦП напряження межколовых переходов соответствуют опорным напряжениям, формируемым лелителем опорных напряжений. На рис. 2.5 показана характеристика преобразовання однополярного АЦП, для которого опорное напряженне $U_{\text{вел.}}$ равно нулю. Разность значений напряжений заданного н следующего за ним межкодового переходов, определяет шаг квантования ХП АЦП и разность входных напряжений АЦП, в которой значение кода на выходе сохраняется. Для того чтобы прямая, проведенная через точки, соответствующие опорным напряжениям Uper, н Uper, прошла через центры всех ступеней XII нлеального



Рнс. 2.5. Характеристика преобразования ндеального АПП (1) и прямая, проведенная через центры ступеней ХП (2)

АЦП, напряжение первого межкодового перехода U_1 должно отстоять от напряження . U рег на величину, равную вине шага квантования ХП. Аналогично напряжение последнего межколового перехода U., должно отличаться от опорного напряжения U_{REF2} также на половину шага кваитования XП. Для идеального АЦП ширина ступеньки равна шагу квантования: $h = (U_{REF2} - U_{REF1}) / (2^{b-1})$

Вообще говоря, твердо установившегося определения прямой ХП нет Прямую проволят как через середины ступеней ХП, так и через точки, соответствующие напряжениям межкодовых переходов, поэтому и такие параметры, как начальная и конечная точки ХП, могут определяться по-разному. Для описания их местонахождения в XП используется термии "заданная точка XП". Эта точка определяется заданным значеннем выходного кода и половиной суммы напряжений U_i и U_{i+1} , соответствуюших заланиому і и следующему за ним і+1 межкодовым переходам. Частным случаем точек ХП, описывающим ее начало и конец, являются начальная и конечизя точки ХП Под начальной точкой ХП (см. рнс. 2.5) понимается точка, определяемая значением напряження первого межколового перехода — 0,5 EMP. Конечной точкой XП является точка, определяемая значением напряжения последнего межкодового перехода +0.5 ЕМР. Интервал значений напряжения от начальной до конечной точки ХП называется диапазоном входного напряжения АЦП.

Реальная XII АПП может значительно отличаться от ндеальной: Эти отличня заключаются в неидентичности шагов квантования, в расположении ХП относительно осей координат, в отклонении ХП от прямой, в нендеальности профиля межкодового перехода. Несоответствие номинальной (идеальной для конкретной реализации АЦП) и действительной характеристик преобразования и определяет точиостные параметры АЦП: напряжение смещения нуля; отклонение коэффициента преобразования от номинального значения; нелинейность (интегральную иелинейность); дифференциальную иелинейность; зону неопределенности напряжений межкодовых переходов: монотонность ХП.

Лействительное значение входного напряжения в точке ХП, соответствующей номинальному нулевому значению этого напояжения определяет напряжение смещения ниля. Физически это напряжение показывает папаллельный слвиг XП влоль оси абсинсс. Возникновение этой составляющей погрешности обусловлено отклонением соппотивления первого резистора делителя опорных напряжений. включенного между выводом опорного напряжения ИС и входом компаратора, формирующего код 000...01, от номинального значения, а также наличнем напряжения смещения нуля этого и следующего за инм компараторов и погрешностью второго резистора. В реальных системах сопротивление резистора делителя опорных напряжений может составлять десятые доли ома, поэтому добавляемые к сопротивлению первого резистора паразитиме конструктивиме сопротивлення токоподводящей дорожки корпуса, монтажного провода кристалл — корпус, контактные сопротивления сварки могут на порялок превышать сопротивление резистора делителя опорных напряжеиий, вследствие чего напряжение смещения нуля может составлять несколько ЕМР.

В частном случае отклонение коэффициента преобразования от номинального значения можно характеризовать погрешностью преобразования в конечной точке ХП. Эта погрешность показывает изменение наклона прямой, проведенной через начальную и конечную точки действительной ХП. Природа возникновения этой составляющей погрешности аналогична напряжению смещения нуля, только оценка производится в другом конце делителя.

Нелинейность АЦП - отклонение действительного значения входного напряжения, соответствующего заданной точке ХП, от значения, определяемого по линеаризованной ХП в той же точке. Этот параметр характеризует отклонение центров ступенек действительной ХП от прямой линии, аппроксимирующей номинальную

ХП.

Существует большое число методик измерения нелинейности. Рассмотрим две из них, отличвющиеся способом проведения прямой, аппроксимирующей номинальную ХП: нелинейность измеряется по отношению к прямой, проведенной через середины ступенек, соответствующих колам 000...01 и 11111...10 действительной ХП: нелниейность измеряется по отношению к некоторой прямой, проведенной оптимальным образом относительно действительной ХП. Наиболее часто такая оптимизация осуществляется по методу наименьших квадратов. Для параллельных АЦП с разрядностью свыше 6 бит нелинейность измеряется обычно по отношению к оптимизированной прямой, что позволяет в ряде случаев получить результат вдвое лучший, чем по отношению к неоптимизированой прямой. Ввиду большой сложности изготовления и высокой стоимости АЦП такой подход является экономически и технически оправланным. так как при решении прикладиых задач, в области аналого-цифрового преобразования имеет значение лишь степень совпадения действительной ХП с некоторой линеаризирующей ее прямой.

Физически природа возникновения нелинейности параллельного АЦП обусловлена случайными и системетическими факторами. К случайным факторам относятся разброс нвпряжений смещения нуля компараторов на кристалле и относительная погрешность резисторов делителя опорных напряжений. Управлять этими факторами очень трудно, так как онн определяются существующим уровием технологии. К систематическим факторам относится влияние аходных токов компараторов на опорные напряжения делителя. Напряжение смещение нуля компвраторов определяется разбросом площадей эмиттеров транзисторов в дифференциальных каскадах компараторов, разбросом их статического коэффициента усиления, поверхностных сопротивлений областей базы и эмиттера, разбросом контактных сопротивлений металлизации к этим областям, а также относительной погрешностью резисторов нагрузки дифференциальных каскадов компараторов. Погрешность резисторов делителя опорных напряжений определяется разбросом площадей резисторов по площади кристалла. в также разбросом их толщины и удельного сопротивления (однородности). Искажение опорных напряжений входными токами компараторов пропорционально входным токам компараторов, номинальному значению сопротналения резисторов делителя опорных напряжений и числу разрядов АЦП. Методика оценки влияния этих факторов на нелинейность АЦП и конкретные результаты расчетов приведены в гл. 9.

Дифференциальная нелинейность АЦП — отклонение действительных значений шагов квантования ХП от их среднего значения.

Дифференциальную нелинейность параллельных АЦП, как и нели-

нейиость, определяют те же факторы.

Пол монотонностью характеристики преобразования АЦП понимается наличие всех коловых комбинаций на его выхоле при подаче на, его вход наменяющегося сигнала, при этом знак наклона монотонной ХП изменяться не должен. Монотонность связана с лифференциальной иелинейностью. Характеристика преобразования монотоина, если $\delta_{ID} > -1$ EMP. Равенство $\delta_{ID} = -1$ EMP означает, что ширниа i-й ступеньки XП равна нулю, т. е. код, соответствующий і-й точке ХП, отсутствует. По-иному обстоит дело с положительными зиачениями дифференциальной иелинейности. Если принять напряжение смещения компараторов параллельного АЦП равным нулю, то шаг квантования ХП будет определяться лишь значениями сопротивлений резисторов делителя эталонных напряжений. Предположим, что сопротивление одного из резисторов из-за дефекта оказалось в 2...3 раза больше остальных, соответственно в 2...3 раза большей окажется и данный шаг квантовання ХП, однако при этом пропадання соседних кодов не произойдет, а дифференциальная нединейность станет равной в этой точке 1...2. ЕМР. Поэтому положительное значение дифференциальной нелниейности в параллельиом AIIП с монотонностью XП не связано, Приведенный пример проидлюстрирован рис. 2.6.

Вобщем случае в параллельном АЦП не имеется однозначной связи между нелинейностью и дифференциальной нелинейностью.



Рис 2.6. Характеристика преобразования АЦП с дифференциальной иелинейностью, превышающей +1 ЕМР-6—действительная XII 2—номинальная XII




Рис 2.7 Характеристика, преобразования АЦП с большой ислинейностью, ио малой дифференциальной ислиней-

ИОСТЬЮ:

1 — действительная ХП, 2 — примая соответст вующая коминальной ХП




Рис. 2.8. Хавантеристика преобразования АЦП с нелинейностью, равной нулю, и дифференциальной нелинейностью EMP-— действетельная XII, 2 — во-

Так если в 8-разрядном АЦП первая половина точек XII будет иметь дифференциальную нелинейность +0,1 ЕМР, а вторая половина -0.1 ЕМР, то значение нелинейности может оказаться равным 12,8 ЕМР. Приведенный пример иллюстрируется рис. 2.7. А скажем, когда один шаг квантования XII будет равен 0.1 ЕМР, следующий за ним 1.9 ЕМР, следующий 0,1 ЕМР, то в результате в этих местах XII лифференциальная нелинейность составит +09 ЕМР а нелинейность при совпадении центров ступенек действительной и номинальной XII окажется равной нулю. Приведенный пример нллюстрируется рис. 2.8.

Весьма важным параметром характеристики преобразования является зона неопределенности напряжений межкодовых переходов. Ширина зоны неопределенности является вероятностной величниой и устанавливается обычно по выбранным уровиям вероятности включения соответственно i-1 и i компараторов. Зона неопределенности напряжений межкодовых переходов характеризует нестабильность точек ХП. Ширину зоны определяет коэффициент усиления компаратора, собственные шумы компонентов АПП, а также паразитные шумы и наводки в конструкции кристадая и корпуса

Общая статическая погрешность АНП складывается на перечисленных выше вараметров. Необходимо учитывать, что эти параметры зависят как от температуры окружающей среды. Так и от изменения напряжений источников питания от неминального значения. Поэтому для полной оценки АЦП ігриводятся зависимости точ-

ностных параметров от температуры и изменений напряжений питания,

2.5. ДИНАМИЧЕСКИЕ ПАРАМЕТРЫ АЦП

Быстродействие АЦП характеризуется рядом динамических параметров. К основным динамическим параметрам быстродействующих АЦП относятся: время преобразования: частота преобразования: апертурное время: апертурная неопределенность (апертурная «дрожь»); монотоиность характеристики преобразования при максимально допустимой скорости изменения входного сигнала: соотношение сигнал-шум.

Структура построения АЦП, особенности его работы, характер входных сигналов требуют индивидуального подхода к оценке быстродействия и выбору динамических параметров при конкретной реализации АЦП.

В общем случае основным динамическим параметром АЦП являего время или максимальная частота преобразования. Однако эти параметры не полностью определяют динамические карактеристики, в частиости АЦП, работающих с входиным ситиалом произвольной формы без устройства вывобрим-кравения (УВХ). В зависимости от характера воздействующего ситиала можно выделить два режима работы АЦП [18]: воздной ситиал изменяется скачкообразно до постоянного значения, не изменяющегося в течение времени преобразования; кодной ситиал изменяется пеперъямо в течение всего времени преобразования. Первый характеризует режим работы АЦП [18] № на вкоде второй — без УВХ.

Время преобразования tc — время от момента начала изменения сигнала на вколе АПП (аналогового или цифрового) до появле-

ния на выходе соответствующего устойчивого кода.

Время задержки запуска 1,— минимальное время с можетта подачи скачкообрамного сигнала из вналоговый вход АЦП до момента подачи сигнала запуска АЦП, при котором выходной код отличается от номинального не более чем на значение статической погрешности. Время 1, обусловлявается переходнями процессами во входных целях АЦП до триггера защелки компаратора (в стробитуемых компараторах).

Время цикла кодирования t_k — время, в течение которого осуществляется непосредственное преобразование установывшегося значения вкодного сигнала. Время t_k определяется задержкой

сигналов в составных блоках АЦП.

Время преобразования для преобразователей, имеющих команду внешнего запруска (начала—преобразования), равно наминальному времени между мипульсом запуска и моментом поваления на выходе АЦП заданилого значения кода (для рассматриваемых в настоящей кинге АЦП время преобразования соответствует данному определению).

Максималькая частота преобразования — частота дискретиваши вкодного ситивал, при которой выборанный параметр АШП вен выходит за заданные пределы. Выбранным параметром может бытьмонотомность ХП как критерий функционирования или неилиейность. Максимальная частота преобразования ограничивается задержками в компараторах, шифраторе и выходым каскадах.

Во втором режиме, когда входиой сигнал изменяется в течение времени преобразования, динамические параметры АЦП наряду с временем преобразовану характеризуются апертурным временем, апертурной неопределенностью (апертурной «дрожью»), монотоммостью характеристики преобразования при максимально допустимой схорости изменения воходного сиктала, соотношением сигналшум. Строго говоря, под апертурным временем понимается время, в
течение которого сохраняется меюпределенность между значением
выборки и временем, к которому оно отиосится. Оно зависит в
основном от времени разрешеният руитера-защелся компаратора,
которое, в свою очередь, определяет минимальное время, в течение
которого воходяюй сигнал должен превышать иекоторый пороговый
уровень, необходимый для обеспечения срабатывания тритгеразащелки. Таким образом, для исключения влияния апертурного
времени на точностные параметры АЦП изменение сигнала на
амалоговом воход должно объть гораза, оменьше значения I ЕМР за
время, равное апертурному. Физически это связано с инерционностью токовах переключателей и тритгера-защелкия в компараторах.
Компараторах.

Одняю реальные АЦП характеризуются дополнительными задермками распространения сигнала в корпусе и на кристальта, (например, в формирователях тактового сигнала), что дает дополнительную постоянную задержку между тактовым сигналом на вкоде микросхемы и моментом, когда компаратор начинает переводиться в режим строборования. Поэтому для АЦП, доссматривает мах в настоящей кинге, апертурное время приводится как суммарная величныя этих двух составляющих. Апертурное время определяется во всех точках ХП. Оно может ниеть различное значение в различных точках ХП. Причниой этого является разброс параметров отдельных уалов и компонентов, режимов каскадов, паразитных еместей, значений везисторося в также различных данны

сигнальных шни входного н тактового сигналов.

Апертурная иеопределенность — случайное изменение апертурного времени, наиболее часто определеное в конкретной точек ХП. Апертурная неопределенность возинкает из-за случайных изменений времени задержжи, как в цепях сиктроназация АШП, так и во входых цепях компаратора и триггера-защелки. Влияние апертурной неопределениюсти заключается в появлении различных кодовых ком бинаций при кодировании быстроизмениющегося сигнала одной величины. Закои распределения появляющихся кодоб Клюкок к иормальному, причем наибольшая частота появления приходится на кодсответствующий выбрания беличие сегималь. С увеличением скорости нарастания входиого сигнала дисперсия закона распределения увеличеныется. Закои распределеныя, приведенный на рис. 29, поясияет апертурную неопределенность в конкретиой точке ХП, гас — ноумальзованияя частота появления кодов.

Проведем связь между апертурной неопределенностью, максимальной частотой вхацного сигнала и допустниой возникающей динамической погрешностью. Будем считать, что в любой точке XП заков, распределения блаков к иромальному. При этом за пертурную неопределенность прымем среднеквадратическое отклонение «С достаточной достовенностью можно считать, что максимальная апертурная неопределенность $\Delta t_{A \text{ max}} = 2\sigma = 2\Delta t_{a}$, где Δt_{a} — среднеквадратическое значение апертурной неопределенности [20].

Максимальная погрешность отсчета значения входного сигвала, возникающая из-за апертурной непоределенности, $\Delta U = 2\Delta t_d(du/dt)$. Точка, в которой определяется апертурная неопределенность, соответствует середние МІ, т. е. точке перехода сикують дального сигиала через йуль, в которой его скорость изменения максимальных размения в максимальных размения максимальных размения в максимальных размения в максимальных размения в максимальных размения максимальных размения в максимальных размения в размения

Рассмотрим саучай, когда на входе биполярного АЦП действуют синусоидальный сигнал амплитудой U, равной половине диапазона входного вапряжения АЦП $U(t) = U(s)^2 x^2 I_0 x^2$ или этом скорость изменения Сигнала и его максимальное значение соответственно $du/dt = 2\pi/1 (D \cos 2\pi)_1^2 t_0 dt_{\rm lim}^2 = 2\pi/1$

Тогда возникающая погрешность $\Delta U = 4 \Delta t_s \pi l_s U$. Например, если долонительная возникающая погрешность должна составлять 0,5 EMP, то $\Delta U = 0.5$ EMP $= 2U/(2^{b+1})$, if $l_{max} = 1/(2\pi\Delta t_s 2^{b+1})$.

На рис. 2.10 представлены зависимости допустимой апертурной неопредоелености при различных знавчениях максимальной частоты входного синусондального сигнала (для АЦП разной разрядности) при возникающей динамической погрешиность, равной 0,5 ЕМР. Необходимо отметить, что динамическая погрешиность имеет случайный характер.




Рис. 2.9. Закон распределения апертурной неопределенности в конкретной точке XП





Рис. 2.10. Зависимости допустниой апертурной неопределенности от максимальной частоты входного сниусондального сигнала"для АЦП разной разрядности при возникающей дополнительной динамической погрешности 0.5 ЕМР

Большой интерес представляет апертурное время, если его вассматривать совокупно во всех точках ХП. Из-за различных значений апертурного времени в разных точках XП появляется дополинтельная линамическая погрешность. Разброс авертурного времени для разных точек XII определяется разбросом дараметров компонентов (паразитной емкости транзисторов, сопротивлений тела коллектора), разбросом электрических режимов каскалов. что обусловливает разность времен срабатывания компараторов даже при одинаковом напряжении перевозбуждения. При этом необхолимо учитывать конечную геометрическую длину шин металлизании по которым ползется сигнал стообирования и входной сигнал к компараторам АШП, а также их распределенную индуктивность. емкость и сопротивление. Механизм возникновения линамической погрешности, определяемой разбросом значений арертурного времени δt_a , можно интерпретировать подачей на тактовый вход АПП непериолического тактового сигнала. Рассчитать возникающие при этом динамические погрешности можно по той же методике, что и погрешности, возникающие за счет апертурной неопределен-

На рис. 2.11 показана зависимость динамических погрешностей от аперутркой в меопредележности и разброса апертурного арежини по ХП АЦП. Моногонность ХП при максимально допустимой кооросты изменения входного сигнала, при которой эта характеристика АЦП еще моногоныв. Вместо момогониюти ХП выбранным параметром может являться допустимая нединейность или дифференциальная нелинейность. Факторами, ограничающими максимальную составляються составляющими максимальную составляющими максимальную составляються составляющими максимальную составляющими максимального сигна объементы составляющими максимального сигнального сигнального



рость изменения сигнала на входе АШП, являются апертурная неопрелеленность, апертурное время, разброс апертурного времени по XП (о чем было сказано выше), полоса пропускания компараторов в режиме сравнения. Компаратор, работающий в режиме сравнения представляет собой обыкновенное усилительное устройство, динамические свойства которого можно характеризовать полосой пропускания или амплитудно-частотной характеристикой. С. увеличением частоты входного сигнала происходит уменьшение коэффицнента усилення линейной части компаратора, что, начиная с некоторой частоты, дает эквивалентное уменьшение амплитулы входного сигнала по отношению к значению опорного напряжения [3]. Результатом является неправильная оценка значения входного сигнала. Практически это приводит к тому, что начиная с некоторой частоты, при подаче сигнала с размахом, равным днапазону входного напряжения АЦП, восстановленный с выхода АЦП сигнал будет меньшей амплитуды.

Очень важным параметром, имеющим значительное вдияние на динамические параметры АЦП, а также на их эксплуатационные характеристики, является

входяая емкость.

Входная емность - это эквявалентная емкость на анадоговом входе АПП. Особенный интерес-представляет входиая емкость ALLD парадлельного типа, которая достигает сотен пикофарад и более. В таких АЦП входная емкость состоит из двух составляющих: суммы емкостей входных каскадов компвраторов и суммы паразятных емкостей токоведущих дорожек корпуса и проводников металлизвция кристалла. Первая составляющая значительно превышает вторую, поэтому в первом приближении за входную емность АЦП можно принимать вервую составляющую. Если вторая составляющая не изменяется под воздействием входного сигнала, то первая является функцией входного напряження. Это обусловливается тем, что входная емкость компвраторов определяется славным образом даразитимми емкостями. р — п-переходов транзисторов. Поэтому в общем случае входная емкость парадлельных АШП должив определяться как динамическая емкость.

Входная емкость влияет на полосу пропускания АЦП, на разброс апертурного времени по ХП и, как следствие, на точностные параметры АЦП. Влияние входной емкости на полосу пропусквния можно моделировать RC фильтром нижних частот, подемкости на полосу пропусканал можно в пропускания, будет ограничиваться во уровно -3 дБ произведением R_0C_L , где R_0 — выходиюе сопротивление источника сигнала в днапазоне рабочих частот; C_I — входиая емкость АЦП, приведенияя ко входу,

Зная входную емкость АЦП, можно оценнть и входную емкость, приведенную ко входу отдельного иомпаратора. Зная сопротнвление шины аналогового снгиала между соседними компараторами на кристалле и сопротивление шин тактового сигнала, а также разрядность АЦП и конкретную конструкцию кристалла, можно распределенные параметры этих ший заменить сосредоточенными. Задержка сигналов на входах каждого компаратора будет определяться номером компаратора по отношенню к выводу микросхемы, к которому водводится сигнал, сопротивлением шин, заключенных между сосединин компараторами и емкостью, приведенной но входу компаратора. Максимальная разность задержех распространения сигнала различных компараторов н будет определять дополнительный разброс апертурного времени по ХП. Количественный анализ этой составляющей приведен в гл. 9. Необходимо отметить, что зависимость входной емкости компаратора от напряжения на его входе будет вызывать дополнительные погрешности.

Соотношение сигнал-шум является динамическим парвметром АЦ11 поэволяюшим интегрально оценить виосимые преобразователем искажения. Соотношение сигнал-шум идеального АЦП рассчитывается по формуле 6b+1.8[ab], где b- рвзрядность АЦП Соотношение сигнал-шум реального АЦП находится как отношение

среднего квадратического значения напряжения гармовик восстановленного сигныла к среднену квадратическому значению полного напряжения востановленного сигнала. Разность нежду соотношениями сигнал-шум идеального в реального АЦП и показнават погрешность, вносимую неидеальностью реального АЦП.

Глава 3

СХЕМЫ ПОСТРОЕНИЯ И ЭЛЕКТРИЧЕСКИЕ ХАРАК-ТЕРИСТИКИ МИКРОСХЕМ ЦАП

3.1. ДВЕНАДЦАТИРАЗРЯДНЫЙ ЦАП К594ПАІ С ВРЕМЕНЕМ УСТАНОВЛЕНИЯ 3.5 МКС

Микросхема К594[ЛА представляет 12-разрядный цифро-аиалоговый преобразователь двоичного параллельного цифрового кода в постоянный ток [21—23]. Преобразователь может работать как ЦАП с выходом по напряжению при подключении к нему операционного уснантеля (ОУ) в режиме суминурования, Функциональная схема ЦАП (рис. 3.1) включает источники токов (ИТ), построенные на миогомитерных транзисторах, источник напряжения смещения, токовые жлючи, схему сдвига входных уровней. Такая структура широко применяется в ИС ЦАП [24]. Из приведенной схемы видию, что прибор состоит из трех элементарных ЦАП, на общем выходе связаники делителями тока. Кажадый за элементарных




Рис 3.1 Функциональная схема ЦАП К594ПА1

ЦАП выполнен по схеме суммирования токов, которая позволяет достичь максимального быстродействия [25]. Первый элементарный ЦАП, образующий четыре старших разряда, построен на источниках тока VT1-VT4, R1-R4, выходной ток которых через токовые ключи (ТК) поступает на выход прибора. Младшие разряды также выполнены в виде двух элементарных ЦАП на источниках тока VT5-VT13. R5-R14. Выходные токи этих ЦАП поступают на выход прибора через делители токов, построенных на резисторах R15—R18 с коэффициентами леления 1:16 и 1:128. Такая структура позволяет строить многоразрядные ЦАП [26], Прибор сопержит два резистора R19 и R20 для образования отрицательной обратной связи ОУ при использовании ЦАП в режиме с выходом по напряжению, а также резистор R21 для смещения ОУ в режиме билолярного сигнала на выхоле. Схема формирования опорного напряжения залающая смещение на общей базовой шине всех ИТ выполнена на отслеживающем усилителе У. траизисторе VT., резисто-Dax Ross. R.

Двоичное взвешивание разрядных токов каждого элементарного ЦАП осуществляется в эмиттерных цепях траизисторов ИТ. В первых двух ЦАП, образующих старшие разряды с 1-го по 8-й, взвешивание выполияется с помощью матриц двончно-вавешенных сопротивлений (2ⁿR). В третьем ЦАП, образующем младшие разряды с 9-го по 12-й, взвешивание выполняется с помощью матрицы лестинчного типа (R - 2R). В первых двух ПАП источники токов старших разрядов работают при эмиттерных токах 1 мА, токи последуюших разрядов уменьшаются по двончному закону. В третьем ПАП эмиттерные токи источников токов уменьшены вдвое по сравнению с первыми двумя. Такой подход позволил уменьшить суммарное сопротивление резисторов матрицы в третьем ПАП по 84 кОм по сравнению с сопротивлением 105 кОм в каждом из первых двух. Структура с тремя отдельными элементарными ЦАП, соединенными с помощью делителей на общем выходе, позволяет применять в матрице резисторы с относительным диапазоном значений сопротивлений 1:8 вместо требуемого диапазона 1:2048 при использовании матрицы с непосредственным двоичным взвешиванием.

Схема формирования опорного мапряжения (рис. 3.2) образует замкутую пеглю обратиой связи. Эмиттерицый ток транзистора датчика VT, равен току транзистора ИТ 2-го разряда. Параметры транзистора ИТ, и резистора R, с выской степенью точности идентичны параметры транзисторою ИТ и резистором матрицы и ниеют тот же характер изменений от температуры и старения; такяя обративя связь позволяет компексировать потрешности преобразования, связанные с температуры ин манениями сопротивлений резисторою матриц и параметроя транзисторою ИТ—кооффициентов передачи кока и падений япряжений на открытых эмиттерных переходах. Схема компексирует и изменения разрядных токов, вызрамные колсебаниями источников пятания, так как ути




Рис. 3.2. Схема токового ключа ЦАП К594ПА1 со схемой формирования опорного напряжения

изменения равнозначны температурным с точки зрения погрешностей преобразования. Для структуры ЦАП с рассмотренной схемой формирования опорного напряжения в [27] приведены выражения для коллекторных токов транзисторов ИТ. Из этой работы следует. что на токи разрядов непосредственно влияют разбросы коэффициентов передачи тока транзисторов ИТ и падений напряжения на их открытых эмиттерных переходах. Равенство коэффициентов передачи тока транзисторов обеспечивается интегральной технологией микросхем. Паление напряжения на открытом эмиттерном перехоле зависит от тока эмиттера и площади переходов. Для поддержания постоянной плотности тока через эмиттерные переходы траизисторов ИТ применены транзисторы, у которых площади эмиттеров пропорциональны токам соответствующих разрядов. Это позволяет сохранить постоянным падение напряжения на эмиттерных переходах независимо от тока разряда и достичь необходимой линейности характеристики преобразования [28]. В самом младшем разряде номинал резистора источника тока R14 несколько увеличен для компенсация дополнительного падения напряжения на открытом эмиттерном переходе транзистора VT13, равного примерно 20 мВ.

Токовый ключ со схемами формирования опорного напряжения и и VT2 р—п—р-типа сосынены в диференциальную пару и представляют собой схему сдвига входных уровней. База транзистора VT2 подключена к шине напряжения логического порога. В случае управления ЦАП ТТЛ-схемой напряжение а шине логического порога осразвяет помуческого порога осразвяет помуческого порога составляет помуческого 14 В Эмиттеры токанусторов VT2

и VT2 объединены и питаются от генератора постоянного тока I_0 , построенного на транзисторе VT_r и резисторе R_r . При поступлении иа базу транзистора V71 иизкого входного уровия (для ТТЛ-уровней он не превышает 0,8В) ток генератора постоянного тока Ів протекает через транзистор VT1, транзистор VT2 в этом случае закрыт, так как потенциал точки соединения эмиттеров булет превышать логический уровень на значение падения напряжения на ререходе. т. е. примерио на 0,7 В, и составит около 1,5 В. Если на базу траизистора поступает высокий уровень (для ТТЛ-схем не менее 2 В) потенциал точки соединения эмиттеров повышается и ток генератора In протекает через VT2, в этом случае VT1 запирается. Коллекторы VT1 и VT2 через резисторы R1 и R2 подключены к шине базового смещения ключей, потенциал которой поддерживается постоянным. Ток ИТ на транзисторе $VT_{\rm st}$ и резисторе $R_{\rm st}$ коммутируется траизисторной парой VT3, VT4 n-p-n-типа, поочередио направляясь через суммирующую шину на выход прибора или в общую точку. При низком уровне напряжения на входе преобразователя ток /о протекающий через траизистор V71, на резисторе R1 создает падение напряжения, равное падению напряжения на открытом переходе. Так как через резистор R2 в этот момент ток не протекает, потенциал базы транзистора VT4 равен потенциалу базового напряжения и ток ИТ отводится на общую шину. При высоком уровие напряжения на входе преобразователя открыты транзисторы VT2 и VT4 и ток ИТ Io направляется в суммирующую шину. Так как используются идентичные траизисторы VT3, VT4, потенциал в точке соединения эмиттеров не изменяется до и после переключения, чем уменьшаются влияние перезарядки емкости эмиттерного перехода и связанная с ней задержка и достигается высокое быстродействие 1291. В таком переключателе скорость переключения не зависит от переключаемого тока. При этом также не происходит изменения рассенваемой коллектором транзистора $VT_{\rm st}$ мощности, что устраняет явление так называемого термического запаздывания [28].

Ток генератора постояниюто тока I6 (рис. 3.2), протекая по одной из ветвей гранизстор VII, резистор RI или траягностор VII, по сързава из этой ценп падение или примера VII, или траянистор VII, съ создавава из этой ценп падение напряжения, примеряю равное трем падениям напряжения или открытом переходе, то сколо 2.1 В. Таким образом, потенциал шины базового смещения ключей оказывается выше потенциала шины смещения ИТ из 2.1 В. Так как падение мапряжения на резисторах RI и R2, как было указано выше, равно падению напряжения на переходе то мапряжения меторода транизетора VII, равно также трем падениям напряжения и переходе и не зависно то колебаний отримательного напряжения коточника питания Uz-а, что исключает изменения разрядного тока [30]. Буферный транизистор VII, и пользуется для создания режимия транизистор

VT₂, близкого к режиму работы транзистора VT »т ИТ.

Напряжение логического порога вырабатывается схемой, показанной на рис. 3.3. Делитель напряжения на резисторах R1 - R3 построен таким образом, что напряжение в точке соединения резисторов R2 и R3 примерно равно 1,4 В; сопротивления резисторов R2 н R3 равны. Это напряжение смещает базу транзистора p-n-p-типа VT2, на эмиттере которого появляется напряжение. выше базового на паденне напряження на переходе. Эмиттерная цепь транзистора V72 питается от генератора постоянного тока, построенного на транзисторе VT1 и резисторе R4. Потенцнал эмиттера VT2 поступает на базу транзистора VT3, эмиттер которого н является выходом схемы. Транзистор V74 и резистор R5 образуют генератор постоянного тока, питающий эмиттерную цень транзистора УТЗ. Когда на входы преобразователя поступает цифровой код с уровнями КМОП, выводы 1 и 2 закорачиваются. на них подается необходимое напряжение питания. При этом в точке соединения резисторов R2 и R3 появляется напряжение, равное половине напряжения питания, так как сопротивления резисторов R2 н R3 равны.

Конструктивно ЦАП состоит из двух кристаллов, помещенных в планарный корпус. На одном кристалле размещена резисторная матрица, выполненная по тонкопленочной технологии, на втором остальная часть схемы с ключами, отслеживающим усилителем и схемой сдвига уровней, выполненная по эпитаксиально-планарной

технологии

Danamerny MC K504DA1

	Hapamerpa HC KootilAi	
	Число разрядов Выходной ток в конечной точке характеристики пре-	12
-	образования мА . Абсолютная погрешность преобразования в конце	2 .
	шкалы, мА	Не более 0,2 Не менее —0,2
	Выходной ток в начальной точке ХП, мкА . Время установлення выходного тока, мкс	Не более 1 Не более 3.5
	Входное напряжение нажого уголия В.	-0,024+0,024
		Не более 0,8 Не более 30%
	Входное напряжение высокого уровня, В:	of Uce 1
	в режиме ТТЛ н режиме КМОП	Не менее 2 Не менее 70%
	Входной ток высокого уровня, мкА	от U _{ee 1} Не более 0.25
	Входной ток низкого уровня, мА Положительное напряжение источника питания В:	Не более 0,25
	в режиме ТТЛ	5±5% 515
	Отрицательное напряжение источника питания, В . Ток потребления от источника положительного на-	-15,0±5%
	пряження, мА . Ток потреблення от источника отрицательного на-	Не более 25
	пряжения, мА	Не более 35

Источийк опорного напряжения
Опорное напряжение, В
Ток потребления от источника опорного напряжения, иА
Рабочий даналалон температур. °C

25...+и5

Зависимости основных параметров от температуры окружающей среды и напряжений питания приведены на рис 34—311

Прибор К5941IAI может майти самостоятельное применение как в аппаратуре и системах с цифровой обработкой виформации, так в в составе аналого-цифровых преобразователей, разрабатываемых на основе ИС, в цени обратиой связи Режим применения IIAI К594IAI может быть с выходом по току, с выходом по напряжению в зависимости от комкретной страктуры установия В режиме



Рис 3.4 Зависимость дифференциаль ной нелинейности выходного тожа ЦАП К594ПА1 от температуры



нис э.э. зависимость входного тока визкого уровия ЦАП К594ПА1 от темпервтуры



Рис. 3.6, Зависимость входного тока высокого уровия ЦАП К594ПА1 от температуры



Рис 3.7 Зависимость выходного тока нуля ЦАП К594ПА1 от температуры



Рис 3.8. Зависимость тока потребления от положительного напряжения источникв питания ЦАП К594ПА1 от температуры



Рис. 3.9. Зависимость тока потребления от отрицательного напряжения источника питания ЦАП К594ПА1 от температуры



Рис. 3.10. Зависимость времени установления выходного тока ЦАП К594ПАІ от температуры при $R_n=1.0$ кОм и $C_n=10.0$ пФ



Рнс. 3.11 Зависимость времени установления выходного тока ЦАП К594ПА1 от емкости нагрузки при T = 25° С



Рис. 3.12. Включение ЦАП К594ПА1 для работы в однополярном режиме от TГЛ-схем:

1— ИС, 2— выходной ОУ; 3— источния опорного выпрамении U_{EF} , 4— источния питинив U_{ef} ; 5— асточния питинив U_{ef} ; 5— асточныя питинив



Рис. 3.13. Включение ЦАП К594ПА1 для работы в биполярном режиме от ТТЛ-схем:

I — ИС, 2 — выходной операционный усилитель: 3 — источини опормого инпримемии U_{REF} : 4 — источини питании U_{set} ; 5 — источини питании U_{set}



Рис. 3.14. Включение ЦАП К594ПАІ для работы в однополярном режиме от КМОП-схем:

1—ИС: 2— выходяюй оперидионный усилитель:

этосточних опорного наприжения Upg; 4 — источних опорного наприжения Upg; 4 — источник пятиями Upg; 5 — источник пятиями Upg;




Рис. 3.15. Включение ЦАП К594ПАІ для работы в биполярном режиме от КМОП-схем:

I- MC; 2- мыходной операционный услантель; 3- источник операного напряжения $U_{RE}; 4-$ источник питания $U_{ab}; 5-$ источник питания U_{ab}


работы с выходом по напряжению выходное напряжение ЦАН может быть получено при непосредственном подключении резистора к выходу или с помощью ОУ В первом случае значение сопротивления подключаемого резистора не должно превышать 1 кОм из-за обратного воздействия возникающего падения напряжения на выходные цепи ЦАП, что ограничивает выходное напряжение - 2 В Такое значение конечной точки ХП во многих случаях может оказаться недостаточным. Подключая ОУ к выходу ЦАП в режиме суммирования тока, можно получать необходимое значение выходного напряжения. В этом режиме в цепи обратной связи ОУ используются резисторы R19 и R20, каждый сопротивлением по 5 кОм (рис 31). позволяющие образовывать обратиую связь через сопротивления 10, 5 и 2,5 кОм, в зависимости от типа применяемого ОУ. Полключением инвертирующего входа ОУ к источнику опорного напряжения через резистор R21 сопротивлением 9.95 кОм создается режим биполярного сигиала на выходе, где функцию знакового разряда выполняет старший разряд.

Примеры включения ИС К594ПА1 в различных режимах включения приведены на рис. 312—315. Таким образом, прибор можно применть в режимах с подключением СУ на выходе. В этих режимах вляние температурных коэффициантов сопроявления (ТКС) резисторов обратной связи, резистора смещения, что поволяет сбазавать стабильные ЦАП с выходом по напряжению. При использовании ЦАП с выходом по току выходым ток будет веменяться в соответствии с температурным коэффициентом устабильные соответствии с температурным коэффициентом устабильных выводу 22 через внещиий резистор с необходимым ТКС (трис из 1).

При выборе ОУ и источника опорного паражения следует вимательно отнестись к их параметрых. Особое инимательно отнестись к их параметрых. Особое инимательно обратить на динамические параметры ОУ, с тем чтобы его быстуродействие подаводнаю реализовать быстродействие ЦАП Тажже издо подобрать ОУ по вкодному току и необходимо убедиться, что вкод под ток ОУ и его изменения не ухудиат точностикых параметры ЦАП. Нельзя забывать, что выходной сигнал ЦАП повторыет изменения опорного напряжения без ослабления, поэтому истобизьность и возможность установки напряжения соответствующую стабизьность и возможность установки напряжения соответствующую стабизьность и возможность установки напряжения соответствующую стабизьность

3.2. ДЕСЯТИРАЗРЯДНЫЕ ЦАП КМІТІВПА2, КРІТІВПА2 С ВРЕ-МЕНЕМ УСТАНОВЛЕНИЯ 50 НС

С точки эрения применения преобразователей в системах обработки данных одими из важнейших показателей является функциональная возможность преобразователей. Этот вопрос решается в микросхеме 10-ра урадного ЦАП КМ1118ПА2, содержащей входиой регистр двиних и цепи управления, позволяющие использовать микросхему в коитакте с микропроцессором [161]. Структурная схема ЦАП кМ1118ПА2 (рис. 3.16) состоит из следующих основных частей: 16 преобразователем в модных уроваме (ПУ); 11-разрядного входного регистра: 18 источников разрядных токов с ТК; матрицы типа R-2R; отслеживающего усилителя. В преобразователе носпаюван комбинированый способ взвешивания разрядиму токов. Токи восьим младших разрядом (с третьего по десятый) формируются методом деления развих токов ПТ матрицей типа R-2R. Токи ИТ первого (старшего) и второго разрядов пода-розси при дви в мязи значения в четыре и два раза соответствению больше, чем токи ИТ остальных разрядов. Эти токи получены параллельным включением четыре и, двя раза соответствению больше, чем токи ИТ остальных разрядов. Эти токи получены параллельнымы включением четыре и, двя с



Рнс 3.16. Структурная схема 10-разрядных ЦАП КМ1118ПА2, КР1118ПА2-

ветственно для первого н второго разрядов) ИТ и ТК, идентичных остальным разрядам. Взвешнвание разрядных токов параллельным включением одинаковых ИТ и ТК позволяет исключить влияние геометрии гранзисторов, а также технологического разбители и пранзисторов и резисторов, а также технологического разбители и пранзисторов да также технологического разбители и пранзисторов да также технологического разбители и пранзисторов, а также технологического разбители и пранзисторов и предиставлением пранзисторов и пранзисторов и пранзисторов и технологического пранзисторов и пранзи

роса этих компонентов на точность ЦАП

Структура ЦАП, в которой разрядное взвешивание выходного тока выполняется в жепях нагрузки ИТ резистняной матрицей типа R-2R, имеет ряд пренмуществ по сравнению с другими широко используемыми структурами. В ИТ такого ЦАП используются одноэмиттерные траизисторы. Суммарное число эмиттеров во всех ИТ при этом равно числу разрядов; это во много раз меньше числа эмиттеров в преобразователях, разрядное взвешивание в которых выполняется взвешиванием выходных токов ИТ. Для поддержания постоянной плотности эмиттерных токов в ИТ ЦАП такого типа требуется 2°-1 эмиттеров В ЦАП с выходной матрицей R-2R для уменьшення влияния разброса напряжения эмиттер-база траизисторов ИТ на выходной ток сопротивление эмиттерного резистора повышается в 2 10 раз Это позволяет сократить диапазои сопротивлений прецизнонных резисторов, получить минимальное среди всех структур ЦАП суммарное сопротивление прецизионных резисторов. Небольшое число эмиттеров в ИТ разрядных токов и сравнительно малое суммарное сопротивление прецизионных резисторов делают такой ЦАП нанболее технологичным по сравнению с преобразователями, имеющими другую структуру. Погрешность преобразования при нулевом входном коде (напряжение смещения нуля) такого преобразователя достаточно мала, так как токи утечки токовых ключей, как и разрядные токи, делятся матрицей R-2R Основным недостатком ЦАП с выходной матрицей R-2R является большая рассенваемая мощность. Для ее уменьшения разрядное взвешивание выходиых токов двух старших разрядов производится иепосредственным включением на выход преобразователя токов, в четыре и два раза (соответственно для первого н второго разрядов) больше тока третьего разряда. Это позволяет уменьшить потребляемую преобразователем мощность в три — четыре раза. Таким образом, рассмотренная структура ЦАП дает возможность совместить сравинтельно небольшую потребляемую мощность с относительно узким днапазоном сопротивлений и малым суммарным сопротивлением, небольшими площадями эмиттеров ИТ и ТК и небольшим напряжением смещения нуля на выходе ЦАП.

Выход ЦАЛ и ватружей вкутревийм реакторов R, что позволяет получать на выхоле преобразователя напряжение o 10 o 1 В при соответствующих входных кодах. Выходное сопротивление ЦАП равно сопротивлением техноватильных выходное сопротивление при этом составляет сокол 50 ом, что позволяет согласованиять выход ЦАП с линием, мяето комо 75 ом, что позволяет согласованиять выход ЦАП с линием, имеющей волновое сопротивление 75 ом, без дополнительных согласующих устройств. При таком включения ЦАП также картужается

сопротивлением 75 Ом, что уменьшает диапазон изменения выходного

напряжения до -0,5 В.

Для поддержания постоянного выходного напряжения ЦАП при кольбаниях температуры и напряжения янгания служит отслеживающий усыльтель, который сравнивает опорное напряжение И_{ВЕР} с напряжением ДРУ и поряжением детименто на четарые ИТ, нагружениях резистором с сопротивлением (4/3) Я. При изменения выходного напряжения ЦАП и эль за изменения напряжения вытативи И_{СП} параметров транзыторов в резистором ИТ со времеем и температурой происходит такое же изменение напряжения детима. При этом выходное напряжение отслеживающего усилителя враменяется так, чтобы напряжение отслеживающего усилителя враменяется так, чтобы напряжение детимень было равно опорному напряжению, тем самым выходное напряжение ЦАП поддерживается на постояниом уоовие.

Токовые ключи управляются через вкодной регистр (ем. рис. 3.16), который состоит из 11 двухтактных D -тритгеров со стробируемыми выходами, выполненных на элементах 9СЛ. Наличие синхроинзирующего входа С обеспечивает одновременную подачу управляющих сигиалов на все входы ТК. Благодаря млентичной структуре ключей, одинаковой величине коммутируемых токов и одинаковой изгрузке всех ТК постедные переключаются с одинаковой скоростью. Это позволяет получать максимальное бысгродействие и минимальчию знегому выбросов выходного напражения вкод ключения вход.

ного кола.

Кроме 10 информационных вхадов D1-D10 A и синкроинмарующего вкода С регистр RG имеет дополнительные колом следующего назначения: вкод H для установления в состояние лог. 1 выкодом гритгеров, на вкоды которых подамы лот. 0; вкод L для установления в состояние лог. 0 - выходов тритгеров, на входы которых подамы лог. 1; вкод 2C для инвертирования входной информации тритгера первого разряда; вход D10 B для управления для установления в состояние лог. 0 выходов всех тритгеров вие для установления в состояние лог. 0 выходов всех тритгеров вие для установления в состояние лог. 0 выходов всех тритгеров вие

состояния триггеров.

Наличие перечистенных входов позволяет выполнить следующие функции: преобразовать в напряжение пряжой паральленьный домичный код; преобразовать в напряжение обратный паральленьный домичный код; преобразовать в напряжение обратный паральленьный домичный домичный домичный домичный домичный код; преобразовать в напряжение обратный домичный домичный код; преобразовать в напряжение конечной точки характеристики, не изменяя входного кода, установить выходное напряжение смения тригеров регистра; установить выходым на выходе ЦАП, не изменяя нуля на выходе ЦАП, не изменяя входного кода, установить выходное напряжение нуля на выходе ЦАП, не изменяя входного кода. Вкладове напряжение «ЦАП при различных комбинациях входимх уровней приведено в таба. 3.1

Таблица 3.1 Соответствие выходного сигнала ЦАП КМ1118ПА2, КР1118ПА2 входному коду

-	Вяоды					1		
c	H	L	2C	DI-DIOA	DIOB	Выходное напряжение. В	. Входной код	
1	2	3	4	5	6	7	8	
1	0	0	1	0000000000	0	0 1,023	Прямой паралдельный двоич-	
1	1	1	1	0000000000 1111111111111111	1	-1,023 0	Обратный параллельный дво- ичный	
1	0	0	0	1000000000 1111111111	0	0 —1,023	Прямой параллельный било- лярный дополияющий до двух	
1	1	, 1	. 0	1000000000 0111111111	1	-1,023 . 0	Обратный параллельный до- полняющий до двух	
1	1	0	х	xxx	х	-1,024	Установка конечной точки ха- рактеристики преобразования	
1	0	1	х	xx x	x	0	Установка начальной точки характеристики пребразования (нуля)	
0	х	х	. х	xx x	x	. 0	Стробирование выхода регист-	

Примечание, х -- состояние производьное.

Выходное напряжение, соответствующее комбинациям входных уровней согласно табл. 3.1, устанавливается после подачи положи-

тельного фронта входного импульса на вход С. Входиые логические уровии согласовываются с входами регистра с помощью ПУ (рис. 3.17), что позволяет управлять преобразователем уровней ТТЛ или ЭСЛ. При работе ЦАП от уровней ТТЛ ПУ питаются от двух источников напряжения питания Uct = > = +5 В, U_{cc2} = −5 В. При работе от уровней ЭСЛ нужен только один источинк питания $U_{cc2} = -5$ В. Наличие в ПУ инвертированных входов позволяет подавать на все ПУ, кроме входов Н. L. 2C. парафазные сигналы ЭСЛ. Во время работы ИС в режиме ТТЛ ток, протекающий через резистор R12, больше тока через резистор R13. Часть тока резистора R12, равная току через резистор R13. протекает через траизистор токового зеркала VT1 Остальная часть тока подается на последовательно включенные четыре диода VD1 - VD4, выполненные на эмиттерных переходах траизисторов, и создает на них падение напряжения примерно 2,4 В. Это напряжение поступает на базу транзистора VT6, который вместе с траизистором VT5 составляет переключатель тока. На базу транзистора VT5 подается напряжение 1,8 B, падающее на последовательно включенных диодах VT2 - VD5.




Рис. 3.17 Схема преобразователей входных уровней ЦАП КМ1118ПА2, КР1118ПА2

VD6. Прн этом транзистор VT6 открыт и ток /1 подается на резвистор R3. Напряженне — 0,8 В, содаваемое на резисторе R3 токами /1 и № 1, смещается на дноле VD14 до — 1,4 В и поступает на базу транзистора VT10. На базу транзистора VT11 от делителя напряжения R7, R8 поступает напряжение — 1,2 В. Прн этом VT10 закрыт и выходные напряжения ПУ определяют состояние переключается тока, постоемного на транзистолах VT9 и VT1.

Пон подаче на прямой вход ПУ ннзкого уровня ТТЛ 0,4 В транзистор VT7 открыт. На базу транзистора VT8 приложенное напряжение 0.6 В (сумма напряжения коллектор — эмиттер насыщенного транзистора VT7 и инзкого входного уровня) смещается эмиттерным повторителем на транзисторе V78 и лиолами VDII ---VD13 до -1.8 В н подается на базу транзистора VT9. Ток I_3 через транзистор VT11 подается на резистор R6 и создает на прямом выходе ПУ напряжение инзкого уровня -1,2 В. На инвертированный вход ПУ через резистор R5 поступает падающее на дноде VD15 напряжение — 0.6 В, образующее высокий уровень. При полаче на вход ПУ высокого уровня ТТЛ (2,4 В) транзистор VT7 работает в ниверсном активном режиме. На базу транзистора VT8 поступает напряжение 2,8 В, падающее на днодах VD8 - VD10, которое после смещення повторителем на транзисторе VT8 и днодамн VD11 - VD13 до -0.6 В подается на базу транзистора VT9. 200

При этом траизистор VT9 открывается, ток I_3 поступает на резистор R5 и выходиме уровии составляют -0.6 и -1.2 В на

прямом и инвертированном выходах ПУ соответственно.

При работе от уровней ЭСЛ (вывол 9 ИС соединяется с общим выволом цифрового сигнала) (см. рис. 3.16) напряжение $U_{col} = 0$. Транзистор VT9 закрыт (см. рнс. 3.17), так как напряжение, подаваемое на его базу (-3.7 В), ниже напряжения на базе транзистора V711 (-1.2 В). Выходные напряжения ПУ определяют состояние переключателя тока построенного на транзисторах VTIO и VTII В этом режиме ток, протекающий через резистор R12, меньше тока через резистор R13. Траизистор V71 работает в режиме насышения. напряжение на его коллекторе составляет около 0.2 В. Траизистор VT6 закрыт и ток / через траизистор VT5 подается на переключатель тока на транзисторах VT3 н VT4, который управляется входным сигналом. При отсутствии входного сигнала на инвертированиом входе ПУ на базу транзистора VT3 от делителя R1. R4 поступает пороговое напряжение — 1,3 В. Высокий логический уровень (-0.81 В) на прямом входе ПУ (база транзистора VT4) открывает транзистор V14, и на резистор R3 поступает ток /2. который создает на нем падение напряжения 0,4 В. Это напряжение через диод VD14 поступает на базу транзистора VT10 и открывает его. На прямой выход ПУ поступает напряжение - 0.6 В. падающее на лноде VD15, на инвертированный выход поступает напряжение — 1,2 В, падающее на дноде VD15 и резисторе R5 При подаче на прямой вход ПУ низкого уровня (-1.85 В) открыты транзисторы VT3 и VT11 и напряжения на прямом и нивертированном выходах ПУ соответствуют низкому и высокому выходиым уровням соответственно. В парафазном режиме ЭСЛ принцип лействия ПУ аналогичен. В этом пежиме повышается помехоустойчивость схемы и уменьшается время задержки распространения сигнала. Преобразователи уровней остальных входов (входы Н, L, 2C, C, G) построены по аналогичным схемам.

Входной регистр построен на двухтактимх тритерах. Приншиннальная схема тритеров 3—10-го разрядово приведена на рис. 3.18. Регистр состоит из входного логического устройства, построенного на транзисторах VTI — VT6, первого тритера на VT7, VT8, второго тритера на VT15 — VT18, и стробируемого буферного каскада на транзисторах VT23—VZ05. Въкодным уровни первого тритера согласованы с входными уровнями второго тритера с помощью змитерных повторителей на транзисторах VT1 — VT13. Работа тритеров свихровизируется переключателем тока на транзисторах VT9, VT10 и VT9, VT20, управляемых уровня открыты транзисторы VT9 и VT20. Тока вход С изъкого уровня открыты транзисторы VT9 и VT20. Тока на транзисторах VT6, управляемый входным сигналом разряда. Если на вколы Н и L подани низкие уровня, открыть транзисторы VT9 и VT




Рис. 3.18. Схема триггеров регистров ЦАП КМ1118ПА2, КР1118ПА2


выход первого триггера подается сигиал, соответствующий состоянню входа D, так как триггер работает в режиме прямого входного кода. При подаче на вход Н высокого уровня открывается транзистор VT1. Если теперь на вход D поступает низкий логический уровень, то ток /1 течет не через резистор R2, как в режиме прямого входного кода, а через резистор R1 и на выхолах тригрера появляются напряження высокого уровня. В этом режиме напряжение на выходе триггера не зависит от состояния входа D и на выходе ЦАП устанавливается напряжение конечной точки ХП. Аналогичным образом при подаче на вход L высокого уровня, напряжения на выходах триггера всегда соответствуют низкому входному уровию независимо от состояния входа D, а на выходе ЦАП в этом режиме устанавливается напряжение начальной точки XП. Если высокий уровень подается на входы H и L одновременно, сигнал, подаваемый на вход D, инвертируется и ЦАП работает в обратиом коде.

Если на вход С подан инжим уровень, первый тритгер открыт и уровни на его выходе соответствуют входымы уровням. Однако в этом режиме второй триггер закрыт и в нем хранится информация, соответствуют должно закрабительно закрабительного закрабительно закрабительно закрабительно закрабительно закрабительно закрабительно закрабительно закрабительно закрабительного закрабительно закрабительно закрабительно закрабительно закрабительно закрабительно закрабительно закрабительно закрабительного закрабительно закрабительно закрабительно закрабительно закрабительно закрабительно закрабительно закрабительно закрабительного закрабительно закрабительно закрабительно закрабительно закрабительно закрабительно закрабительно закрабительно закрабительного закрабительного закрабительно закрабительного закрабительно закрабительно закрабительно закрабительно закраб

соответствуют уровиям на выходе первого тритгера. Если на вход G подаи иизкий уровень, ток I_5 через траизистор VI26 подается прямо иа резистор R6 и на выходе Q напряжение соответствует иизкому уровню иезависимо от состояния остальных входов.

Регистры первого и второго разрядов отличаются тем, что в иих выходимые каскады построены из ечтырех и двух (соответственно для первого и второго разрядов) тритгерах и выходных буферных каскадах. Каждый из этих каскадов нагужен ТК. Это позволяет получать одинаковую магрузку веск выходов регистра, что очень важно для одновреженного переключения ГК, управляющих разряднями токами. Кроме того, в коллекторные цепи траизисторов VT5 и VT6 включены доподинительные переключеная гу управляемые от входа 20 (см. рвс. 3,16), которые при подаче на вход 20 инхосто уровне инвертируют информацию, поступающию ив вход 20 инхосто уровне инвертируют информацию, поступающию ив вход 20 инхостр кола.

Источники разрядных токов и ТК построены по широко применемой схеме (рис. 3.19) Источники разрядного токо построены на траизисторе V73, включениом по схеме с общей базой, и прещизнониом реансторе $R_{\rm P}$. Выходной ток W17 I_0 поределяется напряжением между базой V73 и шиной питания U_{473} , которое регулируется отслеживающим услаптелем для поддержания выходного иапряжения ЦАП постоянным при изменении температуры и напряжения питания. Разрядный ток момутируется TK, построен



ням на дифференциальной паре транянсторов VTI в VT2. Эмитеры этих транянсторов объеданены и питалого разрядным током I_0 . Токовай ключ управляется парафазных сигналом, поступающим с выхода вый ключ управляется парафазных сигналом, поступающим с выхода эмитеров в режи переключения капариве в точке соединения эмиттеров не изменяется, что позволяет избежать перезаряда, см. Кости и позвекть бытелогействие.

При открытом транзисторе V71 разрядный ток подается в резисторную матрицу, инжемую в точке подключения ТК сопротивление Т6 Ом. При открытом транзисторе V72 разрядный ток поступает в цепь «авилоговой» земял. Источники тока и ТК датчика выполнены по авилогичейо семе. Управляющее напряжение, подавемое на входы ТК, поддерживает ключи в открытом состоянии, т. е. токи ИТ постоянию подаются на режистор датчика. Использование в датчике ТК необходимо для создания нагрузки ИТ, идентичной нагруже ИТ разрядных токов, то позволяет согласовывать температурные характеристики ИТ датчика и ИТ разрядных токов, что способствиет умесь систе отменения и по постоя согласовывать температурные характеристики ИТ датчика и ИТ разрядных токов, что способствиет умесь и семень температурные образовать отменения по постоя станов по постоя согласовывать семенения по постоя постоя по постоя постоя по постоя по постоя по постоя по постоя постоя по постоя постоя по постоя по постоя по постоя постоя по постоя по постоя постоя по постоя по постоя по постоя по постоя по постоя по постоя постоя по постоя по постоя постоя постоя постоя постоя по постоя постоя по пос

ного напряжения ЦАП.

Прецизионные резисторы резисторной матрицы выполнены в базовом слое. Размеры всех резисторов одинаковы, сопротивление одного резистора R≈112,5 Ом. Для получения сопротивления 2R использованы два последовательно соединенных одинаковых резистора, что позволяет уменьшить влияние разброса их размеров на точность ЦАП. Резисторы изолированы р-п-переходом между базовым н коллекторным слоями. Для получения закрытого изолирующего р-п-перехода обычно коллекторную область соединяют с выводом резистора, имеющим наиболее положительный потенциал. Олнако такой способ непригоден для резисторов в матрице R-2R, так как на резистор R, подключенный между выходами двух ТК. может подаваться напряжение любой полярности. В зависимости от напряжения, приложенного к резистору, толщина проводящего слоя н, следовательно, сопротивление такого резистора сильно меняются. Для устранения этого эффекта изолирующий коллекторный слой подключен к середине резистора, при этом напряжение смещения р-п-перехода между резистором и изолирующим слоем всегда постоянно. В результате средняя рабочая толщина резистивного слоя всегда поддерживается на одном, почти постоянном уровне независимо от напряжения на контактах резистора.

Схема отслеживающего усилителя приведена на рис. 3.20. Усилитель построен по трежаксадной слеме, каждый на каскадов которой представляет собой дифференциальный усилитель. Сопротивления каждало согласуются между собой с помощью заинтель ных повторителей, которые- одновременно сдвигают постоянную согразильного систавляющий систавляющий систавляющий осигального дующего каскада. Входной сигнал на усилитель подвется через заинтерные повторитель, собранные на травнянсторах VTI и VTZ.

змиттерные повторители, собранные на транзисторах VT1 что позволяет повысить входное сопротивление усилителя.


Основные параметры ИС 10-разрядных ЦАП КМ1118ПА2, КР1118ПА2


THE STATE OF THE S	
Число разрядов Диапазон выходного напряжения, В	10 01,024
Абсолютная погрешность в конечной точке характе- ристики, мВ Дифференциальная ислинейность, %	Не более 200
группа А группа Б	0,0978 0,195 Не более10
Напряжение смещения нуля на выходе, мВ Входной ток низкого уровия, мкА: прямых входов в режиме ТТЛ и ЭСЛ	не более —10 . Не более 750
инвертированных входов в режиме ЭСЛ Входной ток высокого уровня, мкА:	Не более 350 Не более 150
прямых входов в режиме ТТЛ и ЭСЛ . инвертированных входов в режиме ЭСЛ Напряжение питания, В:	Не более 350
в режиме ЭСЛ в режиме ТТЛ	-5±5% -5±5%, +5±5%
Токи потребления: от источника положительного напряжения, мА от источника отрицательного напряжения, мА Опормое напряжение. В	Не более 15 Не более 120 1.024
Опорное напряжение, в Время задержин рвспространения сигнала при включени и выключении, ис Рабочий диапазон температур, °C	Не более 30 —10+70

Примеры включения ИС в различных режимах и зависимости опровых параметров от режима работы и от параметров окружающей среды приведены из рис. 32.1—3.23, 3.24—3.33 соответственно.

3.3. ВОСЬМИРАЗРЯДНЫЕ ЦАП КІІІВПАІ, КМІІІВПАІ С ВРЕ-

Наличие преобразователей высокой разрешающей способности (10- 12-разрядных) не исключает потребности в преобразователях средней разрешающей способности повышенного быстролействия 1311. К такому типу приборов относится микросхема К1118ПА1. представляющая собой 8-разрядный ЦАП двончного параллельного кода в ток с временем установления 20 яс [31]. Прибор выполнен по структурной схеме (рис. 3.34), объединяющей преимущества матриц взвещенного и лестинчного типа. Структура ЦАП с матрицей лестинчного типа более выголная с точки зрения суммарного сопротивления. Однако в этом случае резисторы, включенные последовательно с эмиттерами транзистовов ИТ, работают при разных напряжениях в зависимости от положения резистора в матрице. Это влечет за собой появление погрешности, обусловлениой нелинейностью вольт-амперной характеристики диффузионных резисто-DOB. 205





4,75 4,875 5,0 5,125 U₂₂₅,8
 Рис. 3.24. Зависимость дифференциальной ислинейности ИС КМ1118ПА2,
 КР1118ПА2 от напряжения питания U₂₆₁ при U₆₆₂ = −5 В

Рыс. 3.21. Вылючение микросхем КМ1118ПА2, КР1118ПА2 при работе в режиме ТТЛ:

I— ИС: 2— всточняк опорного напряжения; 3 тенератор тактовых вмаульсов; 4— генератор стробирующих вмаульсов; 5— нсточних литания Un; 6— источних литания Un;

Рис. 3.22. Включение ИС КМ1118ПА2, КР1118ПА2 при работе в парафазном

1— ис: 2— всточник опорного напряжения идер: 3— генератор тактовых жипульсов; 4 генератор стробирующих импульсов; 5— всточ-

Рис. 3.23. Включение ИС КМ1118ПА2, КР1118ПА2 при работе в режиме ЭСЛ: f- ИС: 2- меточике опориого напряжения U_{RF} , 3- генератор тактовых жимульсов; 4- генератор стробырующих милульсов; 5- ксточ-мих дилильсов; 5- ксточ-мих дилильсов;



Рис. 3.25. Зависимость нелинейности ИС КМ11811А2, КР1118ПА2 от ивпряжения питания U_{cc} при $U_{cc} = -5$ В

0.35



Рис 3.26. Зависимость дифференциальной иелинейности ИС КМ1118ПА2, KP1118ПА2 от напряжения питания U_{crt}



Рис 3.27 Зависимость ислимейности ИС КМ1118ПА2, КР1118ПА2 от напряжения питания U_{CC}



Рис. 3.28 Зависимость иелинейности ИС КМ1118ПА2, КР1118ПА2 от температуры



Рис 3.29. Зависимость дифференциальной ислимейности ИС КМ1118ПА2, КР1118ПА2 от температуры



Рис. 3.30. Зависимость напряжения смещения нуля ИС КМ1118ПА2, КР1118ПА2 при включении от напряжения дитания $U_{\rm crt}$ в режиме ЭСЛ



Рис. 3.31 Зависимость погрешиости ИС КМ1118ПА2, КР1118ПА2 в ионечной точке ХП от напряжения
питания U_{cct} в режиме ЭСЛ



Рис. 3.32. Зависимость времени установления при включении от температуры в режиме ЭСЛ



Рис 3.33. Зависимость времени установления при выключении от температуры в режиме ЭСЛ




Рис 3.34 Структурная схема ЦАП КПП8ПАІ, КМПП8ПАІ

В данном ЦАП применена структура с комбинированным способом формирования разрядных токов, в которой токи пяти старших разрядов формируются с помощью ИТ со взвешенными резисторами. а трех младших — с помощью ИТ с матрицей R-2R. Для сокращения общего числа эмиттерных переходов в ИТ траизисторы трех млалших разрядов работают при плотности тока через переход, уменьшенной в 4 раза по отношению к старшим разрядам [32]. В четырех старших разрядах разрядные токи формируются с помощью параллельно включенных одинаковых ИТ, число которых в каждом разряде соответствует весу разряда. Разрядный ток старшего (первого) разряда формируется восемью параллельно включенными ИТ на двухэмиттерных транзисторах, а последующих три разряда содержат 4.2 и 1 ИТ соответственно. Транзистор ИТ пятого разряда содержит только один эмиттер (по сравнению с двумя в четвертом разряде). Такое решение позволяет исключить влияние геометрии траизисторов ИТ на нелинейность характеристики преобразования. В отношении числа эмиттерных переходов такая структура эквивалентна обычной структуре со взвешенными резисторами. В ИТ трех младших разрядов использованы транзисторы. геометрические размеры которых равны размерам траизисторов старших разрядов, но работающие при плотности тока эмиттерных переходов в 4 раза меньшей. Так как потенциалы эмиттеров всех ИТ равны, то напряжение транзисторов ИТ трех младших разрядов должно отличаться от предыдущих на величниу $\Delta U_{\infty} = \varpi_{\tau} |\Pi I_{\tau} / I_{2}$. где ф, - температурный потенциал. Эта разность напряжений создается током Ісм на резисторе Ясм, включенном в общую базовую шину между траизисторами ИТ пятого и шестого разрядов. Значение сопротивления Яси выбирается с учетом базового тока транзисторов младших разрядов и его разброса. Резисторная матрица для


трех младших разрядов — типа R-2R, при этом для восьмого разряда используется замыкающий резистор, а деление этого тока осуществляется активным делителем на буферных транзисторах. Кроме ИТ схема содержит ТК, отслеживающий усилитель, источники

напряжений смешения.

Схема ТК совместно с ИТ приведена на рис. 3.35. Она состоит из переключателя разрядного тока на транзисторах VTI и VT2, на который через буферный траизистор VT3 подается ток от ИТ: входного лифференциального каскала на транзисторах VT5. VT6. который питается от источника тока на транзисторе VT7: двух эмиттерных повторителей со слангателями уровней на транзисторах VT8 — VT11. От источников опорных напряжений на ТК поступают опорное напряжение логического порога Unan. напряжение смещения ИТ вхолного лифференциального каскала и буферного транзистора. Напряжение на базы транзисторов ИТ поступает от отслеживающего усилителя. Опорное напряжение логического порога стабилизировано относительно общего провода, а напряжение смещения источника тока выходного каскада - относительно шины питания. Это позволяет обеспечить независимость логического порога н тока входного каскада (а тем самым и быстродействия) от изменення напряжения питания. Особенностями схемы такого ключа являются [33, 34]: наличие двух дополняю-

ших друг друга токовых выходов: парафазиое управление выходными транзисторами: отсутствие р-п-р-транзисторов, обладающих низким быстродействием, в цепях управления входными транзистопами. Пепвая из пепечисленных особенностей повышает функциональные возможности ЦАП и является полезной для многих применений. Наличие парафазного управления выходными лиффереициальными каскадами позволяет избежать перезаряда эмиттеров транзисторов VT1 н VT2 в точке соелинения их эмиттеров, что значительно способствует повышению быстролействия. Применение буферного транзистора VT3 вызвано стремлением уменьшить зависимость выходного тока от иапряжения, приложенного к

Рис 3.35. Токовый ключ с'источником тока ПАП КППВВА1 КМППВВА1



выходу; а также необходимость изолировать от управляющих цепей генераторы разрядных токов, траизисторы которых имеют большую

емкость перехода коллектор-база.

Для формирования тока Смещения, прямо пропоршионального температуре, епользуется свойство температурной зависимости напряжения на прямосмещениом p-n-перехоле. При пистом положения на пряжения на прямосмещениом p-n-перехоле. При пистом положения $U_{x}=(kT/q)\ln I/I_{x}$, где k-1 постояния большмана: q-3 авряд электрони: T-a абсолотная температуры: T и серезе перехол в рабочей томке; I_{x} —диффунонный ток утеми черезе перехол в рабочей томке; I_{x} —диффунонный ток утеми в применя эмитер—база составляет -2 мВ/TС. Если для одиняловых тражистор работают при различных цялогости з'ямитерьного тома, то размость их напряжений эмитер—база примо пропоршиональная температурного канары T

Если это напряжение выделяется на резисторе, ток через речистор будет также пропорционален температуре. Существуют несложные ИТ, содержащие пару p-m-p-граизнеторов с эмиттера ин различных площадей. Так как интегральные кремниевые p-m-p-граизнеторы имеют нажий коффициент усиления тока, большое сопротивление эмиттера, в них возинкает инжекция высокого уровия при относительно малых токах. Такие траизисторы (ильно применена схема ИТ, ие содержащая p-m-p-траизисторы (ИДП применена схема ИТ, ие содержащая p-m-p-траизисторы (ИДП p-m). З.36). Если траизисторы V72 и V74 одинаковы и $R_2=R_4$, то ток коллектора $V1.1.1=(kT/q)\ln(S_1/S_3)/(kT_1-R_3), где <math>S_2$ и S_3 пло-коллектора $V1.1.1=(kT/q)\ln(S_1/S_3)/(kT_1-R_3), где <math>S_2$ и S_3 пло-коллектора $V1.1.1=(kT/q)\ln(S_1/S_3)/(kT_1-R_3), где <math>S_3$ и S_3 пло-




Рис 3.36. - Источник тока ЦА •КП18ПА1 КМП18ПА1

Рис 3.37 Отслеживающий усилитель ЦАП К1118ПА1 КМ1118ПА1

щали эмиттеров тракънсторов VTI и VT3 соответственно. Следовательно, ток тракънстора VTI определяется только соотношением площадей эмиттерных переходов VTI и VT3 и развостью сопротивлений резисторов и прямо пропорционален абсолютной температуре. Ток смещения I_{∞} создается токоговодом из тракивсторе VT5 сос

Температурно зависимый ток I, используется также для формирования опорного напряжения логического порога ТК. Для этого в коллекторную цель V73 включей резистор R., на котором выделяется напряжение, пропорциональное абсолютной температуре. Это напряжение через повторители на траивисторах V76 н V77 поступает на ТК. Сопротивление резистора R4 и соотношение со-противлений резисторов R7 и R8 подбираются таким образом, чтобы выходное напряжение имело положительный температурым 3 рейбуравный около 1,1 мВ/°С, для сохранения помехоустойчивости в рабочем данаваюте температур при работе со стандартными сдемами

Отслежнавающий учелитель (рис. 3.37) состоит из входного диференциального каскадая, построенного по каскодной скеме с активными, нагрузками (V71—V76, VD11), двух эмиттерных повторителей с активными нагрузками (V77—V79) и выходного эмиттерного повторителя. Дифереенциальными каскад, построенным по такой схеме, обладает повышенным коэффициентом усиления. В давной схеме сопротивление нагрузки состоит из лараластыю соединенных выходного сопротивления эмиттерного повторителя и травзистора V76 и входного сопротивления эмиттерного повторителя на товажистора V76 и входного сопротивления эмиттерного повторителя на товажистора V76.

Шифо-аналоговый преобразователь изготовые по бисолярной технологии с применением двухуровнемой метализации и номной имплантации. В конструкции использована матрица реансторов, полученных двофузнонным способом в еденном технологическом процессе с необходимой точностью и исключающих необходимость обуждимодьной настройку.

Основные параметры ЦАП

Число разрядов	8
Выходной ток в конечной точке характеристики, мА	51
Абсолютная погрешность преобразования в конеч-	•.
ной точке ХП, мА	-5+5
Нелинейность, %	±0.195
Выходной ток нуля, мкА	He forsee 50
BYOTHON TOW OTHERWAY WEST	
Входной ток высокого урония, мкА	не более 180
Входной ток инзкого уровня, мкА .	Не более 180
Входные уровин	Уровин ЭСЛ-ло-
	FHKH
Напряжение питания, В	-5.2±5%
ток потреблення, мА	Не более 130
Разность выходных токов основного и дополняюще-	THE GOMEC 100
го выходов, мкА	Не более 100
Изменение выходного тока при изменении напряже-	THE COMEC TOO
ний питания от -4,94 до -5,46 В, мкА	-100+100
Изменение выходного тока при изменении напряжс-	-100+100
поменение выходного тока при изменении напряже-	
ння на выходе от -1,3 до 2,5 B, мкА	-100+100

Время задержки распространения сигнала при включении и выключении всех разрядов одновременио, ис Время установления выходиют тока, ис Пиапазон рабочих температур. *C.

Не более 6 Не более 20 —10...+70

Тнповые зависимости параметров от условий эксплуатации

приведены на рис. 3.38-3.46.

Для работы ЦАП требуются внешние компоненты: источник обороно напряжений, токозадающий реанстор, комаемсатор частотной коррекции отслеживающего услантсяя и реакстор компенсации сещения нуля отслеживающего услантсял. Пример включения ИС КІПВПАІ для работы на согласованный тракт с волновым сопротивлением 50 Ом приведен на рис. 3.4т. При управления ИС КІПВПАІ от ЭСЛ-микросхем (серия 100; 500) не нужны дополнительные согласующие устовоства Обога ИС ва согласованный тельные согласованный править пределающего под править пределающего под править пределающего править править пределающего править п



5₁₂, -3,75 -3,85 4₀₀, 8 -5,36 -5,16 -9,96 0

Рис. 3.38. Зввисимость нелинейности ЦАП КПІВПАІ, КМІПВПАІ от напряження питания

Рыс. 3.39. Звёнсимость времени задержки распространения ЦАП К1118ПА1, КМ1118ПА1 при выключении - от напряжения питания





Рис. 3.40. Зависимость времени задержки рвспространения ЦАП КП18ПА1, КМ1118ПА1 при включени от напряжения питания

Рис. 3.41 Зависимость погрешиости ЦАП КІПВПАІ, КМППВПАІ в конечиой точке ХП от температуры





Рис. 3.42. Зависимость нелинейности ЦАП КПП8ПАІ, КМПП8ПАІ от температуры

Рис. 3.43. Зависимость дифференциальной иелинейности ЦАП К1118ПА1 от температуры



Рис. 3.44, Зависимость времени звдержки распространения при включении ЦАП К1118ПАІ, КМ1118ПАІ от температуры



Рис. 3.45. Зависимость времени задержки распространения при включении ЦАП КПІВПАІ, КМІТВПАІ от температуры



Рис. 3.46. Зависимость разности выходных токов ЦАП КП18ПА1, КМ118ПА1 от напряжения питания




Рис. 3.47 Включение ИС КМП18ПА1, КР1118ПАЈ для рвботы на согласованный тракт с волновым сопротивлением с Волновым сопротивлением с Волновым сопротивлением с Волновым сопротивлением с Волновым с Волно

тракт может осуществляться без буферных каскадов и формирователей. При применении даниой ИС следует учитывать иекоторые ее особенности:

 а) для обеспечения максимального быстродействия необходимо тщательное согласование выхода ЦАП с нагрузкой, что достигается использованием дорожки печатиой платы минимальной длины;

6) при преобразованин выходиого тока ЦАП в иапряжение иепосредствению на резистивной нагрузке напряжение на выходах должно иаходиться в пределах -1,3...+2,5 В при всех возможных значениях входиого кода;

 в) при непользовании только одного выхода второй выход должен подключаться к общей шине непосредственно или через резистор сопротивлением не более 25 Ом:

 г) поскольку выходной ток ЦАП определяется соотношением опориого напряження и сопротивления внешнего токозадающего резистора, следует исключить возможность нестабильности этого соотношения, которая вызывает такую же нестабильность выходного тока,

 сумма выходиых токов обонх выходов при любом возможном значении входного кола равна току полной шкалы; наличие дополияющего выхода расширряет функциональные возможности ЦАП, допустимо применение только дополняющего выхода.

 е) для предотвращения выхода ИС нз строя недопустимо превышение предельных режимов, указанных ниже.

Микроскома К.I.I.ВПА благодаря высокому быстродействию н совмествимости с ЭСП-микросскомани находит широкое применеие при обработке быстродействующих и телевлионных сигналов, в измерительной технике и т и. В частвости, совместно с ИС К1800 данная ИС может применяться для синтела сигналов произвольной формы по структурной семее, авалогичной приведенной в [35]. При этом полностью реализуется высокое быстродействие как микропроцессорных семе К1801, так и схемы К111ВГЛА . Данная ИС успешно применяется также для обработки телевизиочных выдеоситналов [36].

3.4. ВОСЬМИРАЗРЯДНЫЙ ЦАП К1118ПАЗ С ВРЕМЕНЕМ УСТАНОВЛЕНИЯ 10 НС

Микросхема К.1118ПАЗ является дальнейшим развитием микроскем К.118пПА, К.М.118пПА по увеличению быстролествия ЦАП, Как и микросхема К.118ПА1, данная ИС является ЦАП параллельного двоичного кода в пропоримональный тож, т. е. ЦАП с токовым выходом. Осковной задачей, решаемой при разработке ИС К.118ПАЗ, было увеличение быстролествяя, исходя вы чего ЦАП построен по парадлельной токовой структуре (рис. 3.48), составлениой из двух одинаковых четарехразрадных секций ТК явещениях токов, связанных мескау собой делителем тока. Выходной ток 4-х младших разрадов поступает на выхода ЦАП через токовый делитель с коаффициентом деления 1:16. Преобразователь имеет вытуренний источник опорного напряженяя, ОУ для стабыладащи выходного тока ЦАП и цепи формирования опорного напряжения выходного тока ЦАП и цепи формирования опорного напряжения двя задного тока ЦАП и цепи формирования опорного напряжения

Каждый разряд ЦАП состоит из парадлельного соединения токовых ключей и источников теха, число которых пропорцибиально весу разряда. Ключ старшего разряда состоит из четырех одиняковых ТК из транзисторах VT7, VT3, VT4, VT6, VT7, VT9, VT9, VT10, VT12 и адинаковых источников на транзисторах VT2, VT5, VT8, VT11 и резисторах 2 (д. 43). Следующие разряды образования образования старшей старше




Рис. 3.48. Структурная схема-ЦАП К1118ПАЗ, КМ1118ПАЗ

параллельным соединением двух одинаковых ТК, и источников гоков, третий разряд составляет один ключ и ИТ, а в четвертом разрядея систользован ИТ с вдее меньшим гоком, плотиссть тока в эмите трах ключ разряда, построена видлогичным образом Такое решение позволяет сохранить постояниую плотисть тока в макимальном числе эмитеров всех разрядим ключей, так как уменьшение плотности эмиттером всех разрядим ключей, так как уменьшение плотности эмиттером тока тока на макимальном числе эмитером всех разрядим ключей, так как уменьшение плотности эмиттером тока пасчет за собой симжение быстролействия данного разряда. При этом удается ограничить исуммарное сопротивление резисторов в ИТ в приемлемых пределах. Причинивальная слема ТК максимально упроцема — ключе




Рис 3.49 Токовые ключи и источники токов ЦАП КП18ПАЗ, КМ1118ПАЗ

ураваляется непосредствению входими сигналом. Делигель выходиого тока второй группы, составленный из одинаковых резнсторов, способствует повышению точности коэффициента деления (ркс. 3.50) В таком делигеле доля выходимых токов старшей и младшей групп в общем выходиом токе ЦАП и вависит от сопротивления нагрузки, что обеспечивает независимость нелинейности от сопротивдения нагрузки.

Принципивальная схема зонного источника опорного напряжения приведена на рнс. 3.51. Такой источник позволяет получить опорное напряжение, отрицательное относительно земли. Соотношение площадей транзисторов VT1 и VT2 равно 1:5, резисторы R2 и R3 инмоето одинаковый номинал. Резисторы R2 соединены по два последовательно, R3— по пять парадлельно. Такая конструкция позволяла минимарновать их рассогласование на-за технологических факторов. Таким образом, источник опориого напряжения несколько модифициорав по отношенных обазовой семе вамного.

$$\begin{array}{c|c} I & \bigoplus_{\substack{I \\ I_1 \\ I_2 \\ I_3 \\ I_4 \\ I_5 \\ I_6}} q_{log} \cdot q_{I_2} + \frac{n_2}{n_2} \Delta q_{i_2} \\ q_{i_3} + \frac{n_3}{n_2} \Delta q_{i_2} \\ q_{i_3} + \frac{n_3}{n_2} \Delta q_{i_4} \\ q_{i_2} + \frac{n_3}{n_2} \Delta q_{i_3} \\ q_{i_3} + \frac{n_3}{n_2} \Delta q_{i_4} \\ q_{i_3} + \frac{n_3}{n_2} \Delta q_{i_4} \\ q_{i_4} + \frac{n_3}{n_2} \Delta q_{i_5} \\ q_{i_5} + \frac{n_3}{n_3} \Delta q_{i_5} \\ q_{i_5} + \frac{n_3}{n_5} \Delta q_{i_5} \\ q_{i_5$$

Рис. 3.50. Делитель тока группы младших разрядов ЦАП К1118ПАЗ, КМ1118ПАЗ

Рис. 3.51 Зонный источиик опорного иапряжения




Рис. 3.52. Источник опорного иапряжения логического порога ЦАП К1118ПАЗ, КМ1118ГРАЗ

Рис. 3.53. Операционный усилитель ЦАП КПП8ПАЗ, КМПП8ПАЗ

источника (рис. 3.54). Заесь траванисторы VT1 и VT2 работают при разных плотностях тока; на резисторе R3 выделяется напряжение, равное разности падений напряжения на открытых переходах траизисторов. Выделяющееся на резисторе R2 напряжение суммируется с напряжение V_{36} транзистора VT3 и используется в качестве опорного напряжения U_{2F} . Напряжение U_{36} имеет отрицательный температурный кооффициент, при определенном соотношении U_{36} и U_{82} выходное напряжение будет температурно независимым.

Операционный усилитель (ркс. 3.53) предназвачен для стабилизашин выходного тока ЦАП при изменени сопротивления реакторов, напряжения $U_{2,0}$ и коэффициента усиления транзисторов негоиинков. Операционный усилитель состоит из входного дифференциального каскада V71, V72, двух повторителей напряжения со савителсями уровя V75—V78 и вкитняюй нагрузкой V79,
V710, ступени усиления с составным транзистором V711, V712,
работающей по схеме с общим эвитгером, в выходного эмитгерного
повторителя V713. Рабочне токи входной ступени и повторителей
V75, V76 поределяются UT на токовом зеркале (грянзисторы
V73, V74, V79, V710), Коррекция амплитудно-частотной характеристики ОУ осуществляется Селепью.

Источник опорного напряження логического порога (рнс. 3.52) представляет собой реаксторно-диодный делитель напряження R1, R2, VT1, VT2 с эмиттерным повторителем VT3. Он выдает напряжение — 1.29 В с отрицательным температурным коэффициентом




Рис 3.54 Источник опорного напряжения ЦАП К1118ПАЗ. КМ1118ПАЗ

около 1 мВ/°С, обеспечивая совместимость ЦАП с логическими схемами типа ЭСЛ в рабочем диапазоне температур.

Основные параметры ЦАП:

Число разрядов	8
Выходной ток в конечной точке ХП, мА	20
Абсолютная погрешность преобразования в конечной	20
точке ХП, мА	-2+2
Нелинейность, %	±0.195
Выходной ток нуля, мкА	Не более 200
Входной ток высокого уровня, мкА	Не более 250
Входной ток нязкого уровня, мкА	Не менее 20
DADARON TOR MESKOTO YPOBERS, MEAN	
D	не более 20
Входные уровии	ЭСЛ
Напряжение питания, В	5,0±5%:
	$-5.2\pm5\%$
Ток потребления от источника положительного на-	
пряжения питания, мА	Не более 20
Ток потребления от источника отрицательного на-	
пряження питания, мА	Не более 80
Разность выходных токов, ыкА	Не более 200
Изменение выходного тока при изменении напряже-	
ння питания от -4,94 до -5,46 B, мкА	Не более 200
Выходное напряжение внутреннего источника .опор-	
ного напряжения, В	-1.31.2
Время установления выходного тока, ис	Не более 10
-F Jaran amendado loga, no	THE COMPLETE TO

Глава 4

СХЕМЫ ПОСТРОЕНИЯ И ЭЛЕКТРИЧЕСКИЕ ХАРАКТЕРИСТИКИ МИКРОСХЕМ АЦП

4.1. ШЕСТИРАЗРЯДНЫЙ АЦП К1107ПВ1 С ЧАСТОТОЙ ПРЕОБРАЗОВАНИЯ 20 МГц

Интегральная полупроводниковая ИС КПОТПВІ представляет собой быстродействующий б-разрядний вланого-цифоровой преобразователь [37, 38]. Микросчема преднажимима для порофразователь [37, 38]. Микросчема преднажимима для порофразователь [37, 38]. Микросчема преднажимима для порофразователь преднажимима для порофразователь преднажимима для порофразователь преднажими для порожений для преднажими приможений для под преднажими для приможений для проможений для приможений дл

Конструктивно ИС К1107ПВ1 выполнена в металлокерамическом

48-выводном корпусе типа 2207.48-1. Диапазон рабочих температур микросхемы -10...+70 °C.

Назначение выводов ИС К1107ПВ1

Выход 4	1	
Выход 5	: 2	
Выход 5	3	
Тактовый сигнал	4	
Общий («цифоовая» земля)	5. 43	
Опорное напряжение U_{REF2}	9	
Напряжение питания Ucc 1	8, 39	
Вход (аналоговый сигнал)	10, 13, 15	
Общий («аналоговая» земля)	11, 14	
Вход корректировки нелинейности	12	
Опорное напряжение U_{REF}	16	
Hanpяжение питания $U_{ee 2}$:	24, 37, 38	
Управление выходным кодом. Вход 1	44	
Выход 1 (старший разряд)	45	
Выход 2	46	
Выход 3	47	
Выход 3	48	
Незадействованные выводы	6, 7, 17—	23,
	25-36, 40	-42

Oci оне

новные электрические параметры ИС К1107	TRI - sucress
/ температур — 10 +70 °С	прі в диапазо
/ температур — 10+ 10°C	
Напряжение питания U_{cc} , В	4,755,25 —6, 18—5,82
мА	Не более 30
Ток потребления $I_{\varepsilon\varepsilon,2}$ от источинка питания $U_{\varepsilon\varepsilon,2}$ мА . Выходное напряжение высокого уровня U_{OH} , В .	Не менее —150 Не менее 2,4
Ток нагрузки выхода при напряжении высокого уровня I_{OH} , мА	Не мекее —0,4 Не более 0,4
Ток нагрузки выхода при напряжения низкого уровня I_{OL} , мА	Не болес 2 —2,10,1
Напряжение смещения нуля на входе U10, В Абсолютная погрешность преобразования в конечной	0,0750
точке шкалы бул. В	-0,10,1 -0,50,5
Дифференциальная нелинейность δ_{LD} , EMP . Входной ток смещения нуля I_{LO} , мкА	—0,50,5 Не более 150
Входной ток высокого уровня по входам управлення I _{1H} , мкА Входной ток низкого уровня по входам управленкя	Не более 75
I_{1L} , мА	Не менее -1,5
B	00,075
Напряжение источника опорного напряжения U_{RFF2} , В	-2,11,9
Ток потреблекия $I_{\text{ec} 3}$ от источника опорного напряжения $U_{REF 1}$, мА	Не более 43

Время задержки выходного буферного регистра	
ter, HC	Не более 50
Максимальное время преобразования t_c , не	Не более 100
Максимальная частота преобразование в	Не менее 20
Апертурное время (а, нс	1022
Апертурная неопределенность Δt_{s} , пс	
Вкания попределенность для, пс	Не более 60
Входная емкость аналогового входа Ст. пФ	Не более 100
Монотонность XII при скорости нарастания входно-	
го сигнала, В/мкс	Не более 40

Предельные электрические режимы эксплуатации ИС К1107ПВ1

Напряжение питания U_{UL} В Не более 5.3 В Не могее —6.6—40.2 В Воляюе напряжение U_{IL} В В Не могее —6.6—40.2 Не могее —6.6—40.2 Не смогее 3.0 поряюе паряжение U_{IL} В Не могее —6.6—40.2 Не смогее 3.0 поряюе паряжение U_{IL} В Не могее —6.6—40.2 С U_{IL} В Попряюе паряжение U_{IL} В U_{IL}

Функциональная скема АЦП приведена на рис 41 Микроскема К1107ПВ1 состоит из резисторного лелителя эталоиных опоряжи напряжений, 64 стробируемых компараторов, первой ступин шифратора, выполненной из стробируемых элементах И, второй ступены шифратора, состоящей яз двух шифраторов 22 К.6. ляху




Рис. 4.1. Функциональная схема 6-разрядного АЦП типа К1107ПВ1

промежуточных регистров хранения, третьей ступени шифратора 11 % б., логими выбора типа выходного кода, построенной на элементак ИСКЛЮЧАЮЩЕЕ ИЛИ, выходного буферного регистра, выходных преобразователей уровня, преобразователей уровней сигналов управления в схем сикроннаващи. Мощность, потребляемая микросхемой, порядка 1 Вт. Микросхема содержит около 5 000 компонентов (резистромя, выдово, транзистрова). Рассмотроны подпобно правиторова, Рассмотровы, Рассмотроны подпобно телентов (резистромя, высокрания).

составиые части АПП 1391. Резистопный делитель выполнен по схеме последовательного делителя напряжения и содержит 66 резисторов. Общее сопротивление делителя составляет примерно 67 Ом. Конструктивно имеет коифигурацию типа меандр. Выполнен в одном технологическом процессе при изготовленин рабочей металлизации кристалла из сплава алюминий — кремини. Делитель последовательно обходит все 64 компаратора AIIII таким образом, что каждый компаратор прямым входом подключается к определенной точке делителя Оба конца делителя вывелены на выводы корпуса и служат для подачи на иих опорных напряжений U_{per} , и U_{per} , Изменением опорного напряжения И ост. в днапазоне 0...75 мВ можно скомпенснповать напряжение смешения нуля на входе AUD, а изменением опорного напряження U_{assa} в днапазоне -1.9...-2.1 В можно скомпенсировать абсолютную погрешность преобразования в конечной точке шкалы. Делитель имеет отвод от середниы, который через резистор R, выведен на вывод корпуса «Корректировка иелинейности». Этот вывод можно использовать в двух режимах: при выводам Ирект НЛН Ирект подсоединении этого вывода к иелинейность XП корректируется на +0.25 EMP: так как напряжение на этом выводе соответствует середине диапазона входиого сигиала, то его можно использовать н в качестве «нскусственной земли» для входного ОУ, тем самым получить возможность преобразовання биполярных сигналов.

Резисторы делителя изготовлены с минимальной относительной погрешностью, так как она во многом определяет иелинейность преобразования АЦП. Для обеспечения нелинейности ± 0.5 EMP требования к идентичности параметров весьма жесткие:

Относительная погрешность изготовления резисторов делителя зталонных напряжений, % ± 0.32 Относительная погрешность коллекторных резисторов лифференциальных каскадов компараторов, % . . ±8 Разброс площадей змиттеров траизисторов входных каскадов компараторов, % . +42 Разброс сопротивлений контактных окон к эмиттерам +38 траизисторов входных каскадов компараторов. Ом Разброс поверхностных сопротивлений слоя эмиттера ±2° транзисторных входных каскадах компараторов. % Разброс статических коэффициентов усиления по траизисторов входиых каскадов компараторов, % +6

Компараторы напряжения являются основным узлом параллельного АЦП и во многом определяют точность и быстродействие преобразователя. В состав АЦП входит 64 стробируемых компаратора. Электрическая принципнальная схема компаратора привелена на рис. 4.2. Компаратор построен на основе дифференциальных усилителей постоянного тока. Питание компаратора однополярное $U_{cc2} = -6$ В; этим обусловлен и отрицательный диапазон входных напряжений. На входах компаратора стоят эмиттериме повторители VT3, VT18, выполняющие функцию буфера и каскада сдвига уровня для создания режима по постоянному току последующих каскадов. Нагрузкой эмиттерных повторителей являются ИТ, выполненные на транзисторах VT4 и VT19. Ток ИТ составляет 40...50 мкА, что при коэффициенте усиления транзисторов 40...50 дает входной ток компаратора і мкА. Падение напряжения на переходе эмиттер — база транзисторов VT3 н VT18 и днодах VD1 и VD3 слвигает уровень входиых сигналов на величниу, достаточную для нормальной работы дифференциальных усилителей компаратора Таким образом, применение на входе эмиттерных повторителей позволило снизить входной ток компараторов, а также сделать его практически постоянным, независимым от входных напряжений, Это, в свою очередь, до минимума снизило соствляющую нелинейности ХП АЦП, обусловленную паразитным падением напряжения на резисторах делителя опорных напряжений за счет протекания по нему входных токов компараторов. На транзисторах VT8, VT11




Рис. 4.2. Принципиальная электрическая схема компаратора АЦП K1107ПВ1

VT14 выполнен переключатель тока, с помощью которого компаратор переключается из режима сравнения в режим хранения. Использование одного ИТ (VT12) для работы в обоих режима позвольно снизить потребляемую мощность компаратора до 5 мВт при приемлежном быстрожбетвии.

Первый каскад усиления выполнен на дифференциальном усилителе, построенном на транзисторах VT6 и VT17, нагрузкой служат каскады с общей базой на транзисторах VT5 и VT16. Такое каскалное включение позволило значительно повысить быстродействие компаратора, ослабив эффект Миллера. Второй каскад усидения собран на транзисторах VT9 и VT15. Нагрузкой компаратора являются резисторы R6 и R8. При подаче на инверсный тактовый вход высокого уровня, а на прямой — низкого ток ИТ VT12 через транзисторы VT8 и VT11 поступает на оба усилительных каскада. При этом компаратор работает в режиме сравнения. Коэффициент усиления компаратора в этом режиме K = 5.5...6. Разность входных напряжений на прямом и инверсном входах компаратора усиливается и выделяется на резисторах R6 и R8. При подаче на инверсный тактовый вход компаратора низкого уровня, а на прямой — высокого ток ИТ VT12 протекает через транзистор V7 14, тем самым питая эмиттериую цепь триггера-защелки. Триггер-защелка выполняет функции усиления и запоминания сигнала сравнения и представляет лифференциальный усилитель постоянного тока (VT10 и VT13), охваченный 100%-ной положительной обратной связью.

При подаче тока в эмиттерную цель триггера-защелки начинается лавинообразный процесс, в результате которого на резисторах R6 и R8 устанавливаются логические уровни результата сравнения входного аналогового сигнала и опориого, сформированного делителем эталонных напряжений. Для надежного срабатывания триггера-защелки начальный перепад на резисторах нагрузки в режиме сравнения может составлять несколько милливольт что с учетом коэффициента усиления компаратора в режиме сравнения позволяет различнть разность напряжений на входах компаратора в несколько десятых долей милливольта. Сигнал с резисторов нагрузки снимается на первую ступень шифратора через эмиттерные повторители, выполненные на траизисторах VT20 и VT22. На транзисторах VT1 и VT2 и резисторах R1, R2 собран источник опорных напряжений для питания источников тока компаратора и элемента И. Конструктивно транзисторы входных эмиттерных повторителей и траизисторы дифференциальных каскадов расположены на кристалле попарио в непосредственной близости для уменьшения напряжения смещения нуля компаратора Прямые входы всех компараторов соединены друг с другом и образуют аналоговый вход.

Первая ступень шифратора построена на 64 элементах И и служит

для преобразования унитарного (термометрического) кода на выходе компараторов в позиционный код. Для этого входы схемы И на выходе любого компаратора (кроме КО и К63) соединены с выходами еще двух соседних компараторов. При срабатывании ряда компараторов от входного аналогового сигнала высокий уровень напряжения будет на выходе схемы И последнего сработавшего компаратора. Другие схемы И, как сработавших, так и еще не сработавших компараторов, будут иметь низкий уровень напряжения на своих выходах. Это происходит потому. что выходной сигнал n+1 компаратора на схему И n-го компаратора подается в противофазе с выходными сигналами, подаваемыми на ту же схему И (n-1)-го и n-го компараторов. Такая обработка выходного кода компараторов исключает неопределенность, тем самым повышается помехоустойчивость АЦП.

Электрическая принципнальная схема одного элемента И первой ступени шифратора приведена на рис. 4.3. Выполнена она на основе дифференциальных переключателей тока. Особенностью является наличие парафазных входов, что позволило обойтись без дополнительных источников опорных напряжений и повысить быстродействие и помехоустойчивость шифратора. В состав схемы И вхолит триггер-защелка, выполненный на траизисторах VT2 и VT4. На траизисторах VT3 и VT10 построен переключатель режима работы схемы И. При подаче высокого уровия на ниверсный тактовый вход и инзкого уровия на прямой тактовый вход элемент И выполияет свои логические функции. При обратной подаче уровней на тактовые входы схемы И ток ИТ, построенного на траизисторе VT6, запитывает триггер-защелку, и на выходе схемы И запоминается результат сравнения. Схемы И и компаратовы тактируются в противофазе, поэтому, когда компараторы работают в режиме сравнения и выдают на выходе результаты сравнения напряжений, шифратор на своем выходе сохраняет код прежией выборки. При запоминании компараторами нового значения выборки шифратор производит ее шифрацию в позиционный код. Результат первой шифрации снимается с резисторов R2 схем И.

Вторая ступень шифратора состоит из двух шифраторов позициоиного кода в двоичный код. Первый шифратор преобразует позиционный код с выходов первых 32 схем И в 5-разрядный двоичный код, соответствующий нижией половиие линамического диапазона. - Второй шифратор преобразует позиционный код с выходов оставшихся 32 схем И в 5-разрядный двоичный кол. соответствующий верхией половине динамического диапазона, и формирует начало 6-го разряда. Оба шифратора построены на основе элементов ИЛИ.

Принципиальная схема части шифратора одного разряда приведена на рис. 4.4.

Элемент ИЛИ выполнен на основе дифференциального пере-





Рис 43. Принципнальная электрическая схема элемента И-первой ступени шифратора АЦП К 1107ПВ1

Рис 4.4 Принципнальная электри ческая схема части шифратора второй ступени одного разряда АЦП К1107ПВ1

ключателя тока. Правое (по схеме) плечо переключателя тока собрано на дранзисторе VT2 Левое образуется линейкой траизисторов, базы которых подключаются к выходам схем И первой ступени шифратора. При появлении высокого уровня на выходе какой-либо схемы И соответствующие транзисторы линейки включаются, и на выходах схем ИЛИ формируются высокие логические уровни По построению оба шифратора одниаковы. Схема одного из инх приведена на рис. 4.5. Нумерация горизонтальных линий обозначает номер выходов схем И шифратора первой ступени. Этн входы шифратора и представляют собой соединенные базы транзисторов девого плеча схем ИЛИ. Число параллельно включенных транзисторов на каждом входе определяется числом точек на пересечении горизонтальных и вертикальных линий. Кроме того. эта точка означает подсоединение эмиттера соответствующего разрядной шине, которые обозначены транзистора данной вертикальными лиинями

Первый шифратор формирует 5-разрадный двончный код причем выход, образованный снулевой» схемой И, в дальнейшем не используется. Второй шифратор формирует также 5-разрадный двоичный код и кроме него — начало шестого разряда, обозначенибого (1 Таксе построение шифраторо позволкло повысть его быстродействие по сравнению с шифратором, который формировал бы сразу полыма б-разрадным двоичный код за счет уменьшения числа эмиттеров траизисторов подключениых к разрядиой шине 8-400



4.6. Принципиальная электрическая схема регистра хранения одного разряда

LOND ARZARA seman) BAIRAR

Увеличение числа эмиттеров приводит к увеличению емкости на выходе разрядной шины, что, в свою очередь, приводит к росту задержки $t^{\rm fo}$ шифратора. Повышение рабочего тока элемента ИЛИ не представляется возможным ввиду ограничения допустимой плотности тока через эмиттер рабочего траизистора. Увеличение периметра эмиттера с целью увеличения допустимого тока через него приводит к росту размеров траизистора и, как следствие, к увеличению паразитных емкостей, ввиду чего увеличение быстродействия шифратора делается незначительным Сформированный код с выходов элементов ИЛИ поступает на вход промежуточных регистров хранения.

Принципиальная электрическая схема промежуточного регистра хранения для одного разряда изображена на рис. 4.6. Этот регистр необходим для хранения двоичных кодов, полученных в результате второй шифрации. В состав регистра входит переключатель режима работы, выполненный на транзисторах VT2 и VT6, переключатель тока на транзисторах VT1 и VT7, триггер-защелка на транзисторах VT3 и VT5. На вход регистра подается код, сформированный на выходах схем ИЛИ второй ступени шифратора, на второе плечо переключателя тока — опорное напряжение, равное середине перепада входного сигнала. Регистр тактируется в противофазе с эдементами И При подаче на инверсный тактовый вкод высокого, а на прямой — низкого уровия регистр работает в режиме приема информации, и информация, поступающая на его вход, проходит без инвертирования на его вход. При подаче обратного тактового свгикала срабатывает триггер-защелка, и информация на выходе регистра запоминается.

Третья ступень шифрации предназначена для объединения двух 5-разрядных двоичных кодов с выходов регистров в полный 6-разрядный двоичный код. Шифратор построен на элементах ИЛЛИ, съемолежически полностью соответствующих аналогичным схемам

второй ступени шифратора.

Схема шифратора третьей ступени изображена на рис. 4.7 Злесь вертикальными линиями обозиачены входы шифратора, которые явлются базами транзисторов. На первых (слева) пяти входах стоит по одному транзистору. На вторых шести входах по два. Точками обозначено подключение эмиттеров транзисторов к соответствующим разрядимы шинам, которые поквазны горизонтальными линиями. Каждая разрядива шина является левым плечом дифференциального переключателя тока элемента ИЛИ, аналогично изображенному на рис. 4.5. На выходах схем ИЛИ.

получается сформированный 6-разрядный двоичный код.

С выходов схем ИЛИ третьей ступени шифратора сформирования й доличный б-разрадный код подается на входы схем ИСК/ПЮЧАКИЦЕЕ ИЛИ, которые служат для выбора типа выходного кода. Принципнальнам закетрическая схема ИСК/ПЮЧАКИЦЕЕ ИЛИ, выходного буферного регистра и преобразователя внутрисхемных уровней в выходиме уровен ТТЛ представлена на дле, 48. Схема ИСК/ПОЧАКИЦЕЕ ИЛИ выполнена на двферейниальных переключателях тока на транзисторах V72, V76, V71, V74, V710, V711. Нагрузкой схемы сфукат реэпсторы R1 и R3, образующие парафазыми выход. На выход управления кодоло кожко инвергировать сигнал на парафазных выходах схемы ИСК/ПОЧАКОЩЕЕ ИЛИ. Выходной регистр хранения водолах смемы ИСК/ПОЧАКОЩЕЕ ИЛИ. Выходной регистр хранения выходых мень которого можко инвергировать сигнам на парафазных выходах схемы ИСК/ПОЧАКОЩЕЕ ИЛИ. Выходной регистр хранения выходных на основе тритера-защения, управляемого переключателем тока. При подаче на прявной тактовый вход высокого уровяя, а на ниверсный — на инвокого включается схема




Рис. 4.7 Шифратор третьей ступени АЦП К1107ПВ1




Рис. 4.8. Схема ИСКЛЮЧАЮЩЕЕ ИЛИ, буферного регистра и выходиого преобразователя уровия АЦП К1107ПВ1, К1107ПВ2

Преобразователи уровня сигиалов управления предлазимены для преобразования входных ТЛІ-уровией, подваемых на тактовых вход и входы управления типом выходного когд, в уровни, необходимые для кормальной работы схемы. Принципиальная электрическая схема особенностей не ниеет, построена на основе жиюча с общей базой и управляется по цепв эмиттеря.

Схемы снихронизацин необходнмы для формирования тактового снгиала, поступающего с выхода входного преобразователя уровня твктового сигнала, в снгналы с уровиями, пригодными для управления компаваторами, схемами И, промежуточными регистрами и выходными регистрами хранения. Всего в состав АЦП входят пять суем синуронизации. Четыре из них предназачены для обслуживания компараторов, схем И, промежуточных регистров хранения и одна схема синхронизации — для выходных буферных регистров. Каждая из четырех схем синхронизации формирует тактовые сигналы для стробирования 16 компараторов, 16 схем И н 4-х разрядов промежуточного регистра хранения. Принципиальная электрическая схема одной из четырех схем сиихронизации приведена на рис. 4.9. Схема представляет собой усилительформирователь, имеющий два каскада усиления, выполненных на основе дифференциальных усилителей на транзисторах VT3, VT4 и VT11-VT19. На выходе схемы имеются два мощных эмиттерных повторителя, работающих на источники тока. Выход схемы парафазный. Принципиальная электрическая схема схемы снихроинзации выходных буферных регистров подобна рассмотренной выше и отличается лишь способом организации режимов каскадов по постояниому току.

Следует отметить коиструктивную особенность построения стемы снихронизации АЦП. Длина проводинков, соединяющих выход схемы преобразователя уровня со входами схем синхроинзации для обеспечения равенства задержек распространения сигналов по ини, конструктивно выполнена одинаковой, ито позволило уменьшить разброс времен срабатывания компараторов по тактовым входам в палачных линейках. т. е. уменьшить разброс апетотую

ного временн по ХП.




Рис 4.9. Принципиальная электрическая схема синхронизации компараторов, элементов И и промежуточного регистра хранения

Рассмотрим времениую диаграмму работы АЦП К1107ПВ1 (рнс. 4, 10) [37, 38]. С приходом тактового импульса на тактовый вход АЦП компараторы спустя время (д фронтом переводятся в режим хранения. Время 1, является апертурным временем и равно сумме времен задержек входного преобразователя уровия, схемы синхронизации компараторов, временн разрешения триггеровзащелок и в зависимости от конкретной микросхемы и температуры окружающей среды составляет 10...22 нс. Однако случайные изменення этого временн (апертурная неопределенность в конкретной точке ХП) крайне малы и равны примерно 30 пс. Этим же фронтом схемы И первой ступени шифратора переводятся в режим приема ниформации. За время длительности импульса 11 код. с выходов компараторов должен быть преобразован шифратором первой ступени и появиться на выходах схем И. Срезом тактового импульса компараторы переводятся в режим сравнения, а схешнфратора первой ступени — в режим ниформации кода выборки п. Кроме того, этот срез тактового нмпульса устанавливает промежуточные регистры в режим приема ниформацин. За время паузы тактового сигнала 12 код выборки п с выходов шифратора первой ступени должен пройти шифрацию второй ступенью шифратора и установиться на выходе промежуточного регистра хранения. С приходом второго тактового импульса компараторы фиксируют на своих выходах значение выборки n+1. Шифратор первой ступени вновь переводится в режим прнема информации кода выборки n+1, а выходной буферный регистр в режиме прнема информации кода выборки п. За время длительности второ-




Рис 410 Временная днаграмма работы АЦП К1107ПВ1

го тактового минульса код выборки должен пройти шифрацию гретьей ступенью шифратора и установиться и а тритгере-зашеме выходиого буферного регистра. С приходом среза второго тактового импульса выходной буферный регистр фиктерует на своем выходе. код
выборки л. который спустя время задержим выходных преобразователей уровия появляется и выходах микросхемы. Время задержим исфроили тактового имульса до появления кода на выходах микросхемы называется временем задержим выходного буферного регистра изв. которое не превышает до не. Замим бравочном информаими при пречеми преобразования 100 не удалось получить частоту
преобразования 20 МГц. т. е. кодирование сигнала и изменение
кода на выходе производятся кажалье 50 ис, в то время как
код соответствующей выборки появляется на выходах АЦП через
и ето 100 м. .

Рассмотрим некоторые особенности применения ИС К1107ПВ1

1. Выводы питания микросхемы должны быть зашуитированы параллельно соединенными комденсатороми типа К53-1 (К53-4)

емкостью 10 мкФ-н КМ5 (КМ6) емкостью 0,1 мкФ.
2. Лопустимые амплитудные напряження пульсаций питающих

напряжений не должны превышать 60 мВ.

 Допустимое значение статического потенциала 100 В.
 Отклонение опорного напряжения U_{EFI} вызывает появление дополнительной погрешиюсти, экввалаетиюй напряжению смещения нуля на входе АЦП, равной по всличние отклонению опориого наполяжения.

5. Откловения опорного напряження U_{REF2} вызывают появленне дополнительной погрешности, эквивалентной абсолютиой погрешности преобразования в конечной точке шкалы, равной по величине

отклонению опорного напряження.

 При использовании вывода 12 «Корректировка нелинейиости» необходимо учитывать, что любая нагрузка, подключаемая к средней точке делителя, оказывает влияние на нелинейность микросхемы

7. Для уменьшения наводок, образуемых выходными ТТЛ-каскадами, необходимо предусмортеть отдельные шины чицифроваяз эсмая, и «аналоговая» земля с соединением их только в одной точке на зажиме источника питания. При этом разность потекциалов между выводами микросхемы «аналоговая» и «цифровая» земля не должив превышать 100 мВ.

8. Выходиюе сопротивление негочинка виалогового сигнала в днапазоне рабочих частот не должим оревышать 25 Ом. При спектре входиого сигнала более 6,5 МГц для получения гараптированиой монотонности ХП для входе АЦП необходимо применять дополнительное УВХ. Практически ИС имеют запас по допустимой скорости изменения входимого сигнала, при которой обеспечивается монотомность ХП, для ряда схем эта величина достигает значения 75 В/мис, что соответствует частоге синуохидального сигнала.

12 МГц. при зыплитуде 1 В. Вопрос о применении УВХ на входе АШТ должен решаться в каждом индивидуальном случае, в зависимости от микретной задачи. Основной критерий необходимости применения мести применения мести применения мести применения мести применения пред применения мести применения пред применения примене

9. Для выбора типа выходного кода на выводы 48 и 44 микроскым могут подаваться как станартных ГТЛ-уровии, так и потенциал «цифровая» земля, эквивалентиви низкому логическому уровию, нли напряжение источника $U_{\rm ct}=5$ В без дополнительных резистора, эквивалентией высокому логическому уровию. Зависимость выходного кода микросхемы от комбинации уровней на иловаляющих якодах отменееле в табл. Тотоваляющих в тотоваляющих в тотовальной в тотовальной в тотовальной в табл. Тотовальной в тотовальной в тотовальной в тотовальной в тотовальной в табл. Тотовальной в тотовальн

Таблица 4.1. Зависимость выходного кода от комбинации уровней на входах управления для ИС К1107ПВ1

на входах	управле	сния дл	и ис	K110	LIIRI					
Выходной кол	аход	ин на вк уп- ления	Уровии на цифровых выходах АЦП-							
виходиок код	Вход	Вход	(M3P)	8	4	3	2	(C3P)		
Двончный прямой Двончный обратный Дополинтельный прямой Дополинтельный обратный	1 0 0 1	1 0 1 0	0 1 0 1	0 1 0 1	0 1 0 1	0 1 0 1	0 1 0 1	0 1 1 0		

Примечание. Уровни на цифровых выходях соответствуют значению напряжения на аналоговом аходе микросхемы $U_{IA} \geqslant 0$ В.

 При использования АЦП с максимальной частотой преобразования 20 МГц рекомендуемая длительность импульса тактового сигиала 15 ис, даузы 35 ис.

 Прн записн выходной ннформацин АЦП во виешний регистр хрвнения или память момент записн должен соответствовать фронту

тактового сигнала АЦП.

12. Емкость нагрузки цифровых выходов не должна превышать 30 пФ.

 Выводы микросхемы, нмеющне однонменное назначене (табл. 4.1), должны быть электрически соединены на печатиой плате в непосредственной близости от корпуса микросхемы.

14. Возможный варнаит принципнальной электрической схемы включения микросхемы К1107ПВ1 приведен на рис. 4.11 Схема формирует необходимые опориме напряжения и содержит входной буферный усилитель аналогового сигнала




Рис. 4.11 Вариант принципнальной электрической схемы включения ИС К1107ПВ1

Первичное опорное напряжение формаруется с помощью двух параметрических стабильнаютора. выполнениям за герокоомпесию появриости со стабильтором х VD1 и VD2. Напряжение положительной появриости со стабильтором х VD2 черь греакстор R15 подасто я вход ОУ J4.3, на выходе которого включен траилистор V73. Операционный усильтель включен по скеме инвертирующего дельталя напряжения , коэффициент _деления которого определяется отношением R15, I/R16.4 R2.0. С минтера траилистор I/R3 сформированиес опорное напряжение — 2 В подается на вход опорного напряжения I/R3. С целью калибровки АШП осуществляется с помощью подстроечного резистора R20.

Напряжения со стабилитронов VD1 и VD2 с помощью делителя R4 и R5, R13 и R14 делятся до значения ± 100 мВ. Подстрочний резистор R8 подключен между выходами этих делителей, на его выходе, в зависимости от положения движка, получается напряжение в даналазойе -100...+100 мВ. -30 напряжение подается на вход повторителя и апряжения, выполненного из -00

калибровка АЦП по напряжению Ивель

Входной буферный усилитель выполнен на быстродействующем ОУ DA2, на выходе которого включет эмиттерный повторитель, выполненный на траизнесторе V72. Усилитель включен по схеме инвертирующего усилителя, комфоницент которого R₂(R₈= — 2. С помощью подстроечного кондемсатора СЭ осуществляется выбор оптимальной коррекции АЧХ ОУ. Подстроечным резистором R12 осуществляется балансировка иуля на выходе буферного усилителя. Вколонитель, выполненный на резисторах R1 на R2, слухит для выбора необходимого входного сопротивления и диапазома входного сигнала буферного усилителя. Номинальные значения сопротивления резисторов в зависимости от входимх напряжений и входного сопротивления ризметный привасения в таба. 4.2

Таблица 4.2. Зависимость входного напряжения и входного сопротивления буферного усилителя от номиналов резисторов R1 и R2

Входное напряжение, В	Ом, п	ри вход	не дели ном сопр	теля, ротнв-		Сопротивление делители, Ом. при входном сопротивлении						
	50	Ом	75	Ом	Входное напряжение,	50	Ом	7.5	Он			
	RI	R2	·RI	R2	В	RI	R2	RI	R2			
1 2	0 24,9	52,3 24,3	0 37,4	80,6 39,2	5 10	40,2 45,3	10 4,99	60,4 68,1	15,4			

Используемый ОУ К574УД1 имеет максимальную скорость изменения выходиют мапряжения 50 В/мкс и частоту единичного усиления 10 МГц, что позволяет подучать полосу входиого сигнала в данной схеме порядка 3... 5 МГц. Однако следует учитывать, что для данного ОУ время установления не нормируется и поэтому для конкретного вида входиого сигнала, должно быть вценено при необходимости экспериментально. Можно также рекомендовать использовать в качестве ОУ входного буферного усилителя микросхему К154УДЗ. У этого ОУ время установления выходного напряжения с гочностью ±0.1% нормируется значением 500 пс. Входной буфернай усилитель позволяет работать хак с обноляр-

При работе с одиополярным входным сигналом (см. рис. 4.11) переключатель 51 находитель в положении 1, при этом иенивертна уружный вход ОУ DA2 подключен к земле и входному иулевому напряжению соответствует иулевое вмоходное напряжение. При работе с биполярным входным сигналом переключатель 51 должен находиться в положения 2. При этом на неинвертирующий вход ОУ DA2 подается напряжение с середины делителя напряжения 0 И да в подает на вход буферного усплителя напряжения 0 В на выходе будет — 1 В, что сответствует ческой реализации вместо переключателя 51 необходимо предусмотроть соответствующем перемичин на плате, так как в момент переключения переключателя 51 ОС буферного усилителя размымается и АЦП может быть выведен из строя выходимы напряжные

иием буферного усилителя.

Для достиження более высоких динамических характеристик можно рекомендовать изготовление входного буферного усилителя на высококачественных дискретных элементах. Примером может служить входной буферный усилитель, используемый для сопряжения АЦП ТОС 1025, нзготавливаемого фирмой TRW (США). Преобразователь ТОС 1025 представляет собой 8-разрядный АЦП, выполненный по параллельной схеме, позволяющий осуществлять преобразование входных сигналов со спектором до 20 МГц при максимальной частоте преобразования 50 МГц [128]. Принципнальная электрическая схема этого усилителя приведена на рис. 4.12. Схема построена на основе дифференциального усилителя на транзисторах VT1-1 н VT1-4. Для уменьшення эффекта Миллера нагрузка отделена каскадом с общей базой, выполненным на транзисторе VT1-3. Нагрузкой дифференциального усилителя является ИТ на транзисторе VT2. Через транслятор уровия на транзисторе VT1-5 снгиал с нагрузки дифференциального усилителя поступает на выходной эмиттерный повторитель, выполненный на транзисторе VT4. Усилитель охвачен обратной отрицательной связью по схеме неннвертирующего усилителя. Коэффициент усиления определяется




Рис. 4.12. Принципнальная электрическая схема входного усилителя

сопротивлением резисторов R14, R18. Элементы C10, R13служат для коррекции АЧХ усилителя. Емкость конденсатора C101...8 пр. сопротивление резистора R13 10...20 Ом. Резисторы R1 и R2 образуют входной делитель, которым определяется

T а б л и ц а 4.3. Зависимость входных сопротивлений и напряжений буферного усилителя от номиналов резисторов RI и R2

e .	Ndo opu	Ho	Номинал резисторов, Ом. при входном рапряжении, В											
Входное сопроти ление, Ом	Входиме резисторы	10	-20	-40	\$0	-100								
50	R1 R2	0 50	25 25	37,5 12,5	40 10	45 -5								
75	R1 R2	0 75	37,5 37,5	56,2 18,8	60 15	67,5 7,5								
93	R1 R2	0 93	46,5 46,5	69,8 23,2	74,4 18,5	83,7 9,3								
1000	R1 R2	1000	500 500	750 250	800 200	900								

входное сопротивление и входное напряжение буферного усилителя Зависимость входного сопротивления и напряжения от номиналов резисторов R1 и R2 приведена в табл. 4.3.

 Типовые зависимости точностных и динамических параметров микросхемы К1107ПВ1 от температуры окружающей среды привелены на лис. 4.13—4.18.



Рис. 4.13. Зависимость времени преобразования от температуры окружающей среды при U_{cct} =5 B, U_{cc2} = -6 B



Рис 4.14 Зависимость частоты преобразования от температуры окружающей среды при U_{cc1}=5 B, U_{cc2}=−6 B



Рнс. 4.15. Типовая зависимость нелинейности от температуры окружающей среды при $U_{\alpha\beta} = 5$ B, $U_{\alpha\beta} = -6$ B



Рнс. 4.16. Завнсимость дифференциальной нелинейности от температуры окружающей среды при $U_{crt} = 5$ В, $U_{crt} = -6$ в





Рис. 4.17 Зависимость выходного напряжения высокого уровия от тока нагрузки при $U_{ct} = 5$ B, $U_{ct} = -6$ B, $T = 25 \pm 10^{\circ}$ C



Рнс. 4.18. Завнсимость выходиого напряжения инэкого уровия от тока изгрузки при $U_{cc1} = 5$ В, $U_{cc2} = -6$ В, $T = 25 \pm 10^{\circ}$ С

4.2. ШЕСТИРАЗРЯЛНЫЕ АПП КПОТПВЗ С ЧАСТОТОЙ TIPEOSPASORAHUS 100 M 50 MTH

Подупроводниковые микросхемы К1107ПВЗ представляют собой 6-разрядные аналого-цифровые преобразователи парадлельного типа с ЭСЛ выходами и частотой преобразования 100 МГи

(тип А) и 50 МГц (тип Б) [6, 7].

Функция, выполняемая микросхемой. — преобразование аналогового напряжения в днапазоне от -2,5 до 2,5 В в эквивалентное 6-разрядное цифровое слово в виде параллельного двоичного кода. .

Микросхема К1107ПВЗ отличается от 6-разрядного АПП К1107ПВ1 более высоким быстродействием и наличием разряда переполнения, что значительно расширяет область применения даиной микросхемы. Увеличение быстролействия достигнуто благоларя применению выходиму каскалов ЭСЛ и упрошению системы шифрации АЦП, Однако упрощение структурной схемы ИС К1107ПВЗ привело к некоторым особенностям ее работы и применения по сравнению с микросхемой К1107ПВ1. Высокое быстродействие также обеспечивается применением эпитаксиально-планарной технологии изготовления кристалла AIII, позволяющей формировать траизисториые структуры с граничной частотой усиления порядка 1.5 ГГц.

Особенностью ИС К1107ПВЗ является инзкая нелинейность ХП. Даже при уменьшении входного днапазона аналогового сигнала Upper - Upper до 1.5 В нелинейность XП не превышает значения +0.25 ЕМР, а при входном днапазоне 0.6 В нединейность XII увеличивается до ±0,5 ЕМР. Хорошая нелинейность XII и наличие разряда переполнения в ИС К1107ПВЗ дают возможность нарашивать разрядность преобразования до 7-го и 8-го разрядов путем несложного парадлельного соединения микросхем при парад-

лельном способе преобразования [1, 7].

Конструктивно ИС К1107ПВЗ выполнена в металлокерамическом 16-выводном корпусе 201.16-13. Днапазон рабочих температур микросхем составляет - 10... + 70 °C.

Назначение выводов ИС К1107ПВЗ

Общий («аналоговая» земля)					1
Опорное напряжение U_{REF1} (+2,5 В)					2
Вход (аналоговый сигнал)	÷				3
Опорное напряжение U_{REF2} (-2,5 В)					4
Напряжение контроля гистерезиса Uн					5
Вход (тактовый сигнал)					6
Напряжение питания U_{cel} (+5,0 В)					7
Напряжение питания $U_{vc,2}$ (-5,2 В)					8
Выход 6 (младший разряд)					9
Выход 5 .					10
Выход 4					11
Выход 3					12
Выход 2					13
Выход 1 (старший разряд)					

Номинальные значения напряжений литания $U_{rr,1}=5.0$ В и $U_{rr,2}=-5.2$ В. Потребляемая мощность 0.5 Вт.

Основные электрические параметры ИС К1107ПВЗА, Б

Максимальная частота преобразовання $f_{e \max}$, МГц. КПО7ТВЗА КПО7ТВЗБ Диапазом входного напраження U_{IRN} , В Входной ток (аналогового входя) I_{IA} , мА, не-более:	Не менее 100 Не менее 50 —2,5+2,5
· К1107ПВЗА	0.5
К1107ПВЗБ	0.8
Ток потреблення от источника положительного на-	0,0
пряження питання Ісе і мА :	He force 60
Ток потребления от источника отрицательного на-	the online on
пряження питания Ісс і мА	Не более 80
Ток потреблення от источника положительного опор-	HE DOLLEE BO
ного напряження Ідер н мА .	He force 60
Ток потребления от источника отрицательного опор-	136 00/166 00
ного напряження Інкера мА	Не более 60
Входной ток тактового входа, мкА, не более:	HE DONEE OU
высокого уровня 118	100
низкого уровня Ігг	100
Выходное напряжение высокого уровня U_{OH} , В	-1.10.7
Выходное напряжение низкого уровня Uol, В	-2.01.5
Нелинейность бр. ЕМР	-0,25+0,25
Дифференциальная нелинейность бл.в. ЕМР	-0.5+0.5
Абсолютная погрешность преобразования в конеч-	-1
ных точках шкалы без ь без з мВ	-100+100
Время преобразования t_c , нс	Не более 20
Апертурное время /а, нс	Не более 2
Апертурная неопределенность Ма, пс .	Не более 25
Входная емкость зналогового входа Ст. пФ	Не более 35
Положительное напряжение питания $U_{re,t}$, В	4,755,25
Отрицательное напряжение питания Ucr 2, В .	-5,464,94

Ниже приведен предельный режим ИС К1107f1B3.

Положительное напря	женне питания U_{cc} в	Не более 6
Отрицательное напряз	женне питания $U_{cc,2}$ В	Не менее -6
Входное напряжение	U1A, B	-3+3
Напряжение контроля	гистерезиса, U _м , В	03
Опорное напряжение,	B:	
UREFI		03
Uner 2		-30

Преобразователь построен по паравлельной схеме, структурная схема которого приведена на рис. 1.6. Микросхема К 11071ВЗ состоит из резисторного делителя эталомиях опорымх вляряжений, блока 64 стробируемых компараторов, логических схем шифрации, и семи выходных каскадов. Роль регистра в ИС выполняю тритгеры-защелки компараторов, и поэтому, когда компараторы за стробированы, на выхода САПП инфолмация ме изменяется

В ИС К1107ПВЗ отсутствует выходной перистр, из-за чего временная днаграмма работы (рис 4 19) данного АЦП значительно отдичается от диаграммы работы ИС К 1107ПВ1. Работой преобразователя управляет тактовый сигиал, поступающий на компараторы. При низком уровне тактового снгнала компараторы работают в режиме сравнения. Аналоговый сигнал, поступая одновременно на входы всех компараторов, сравнивается с опорными напряженнями. формируемыми резисторным делителем. Часть компараторов (см. рис. 1.5), у которых аналоговый сигиал превышает эталонные опорные напряження, срабатывают, меняя свое состояние на выходах, а другая часть компараторов, у которых аналоговый сигнал меньше эталонных опорных напряжений, не меняет своего состояння. При положительном перепаде тактового сигнала на стробирующих входах компараторов срабатывают их триггеры-защелки, фиксируя состояние выходов компараторов. Число переключившихся компараторов зависит от амплитуды аналогового сигнала, т. е состояние всех выходов компараторов содержит информацию о величние аналогового сигнала. Получаем так называемый «термометрический» код. Информация со всех компараторов, поступая на шифратор, состоящий из логики И и ИЛИ, превращается в 6-разрядный лвончный кол. Фиксация мгновенного значения аналогового напряження пронсходит при положительном перепаде тактового сигнала. При высоком уровне тактового сигнала компараторы не реагируют на ачатовый сигнал, храня зафиксированную ни-




Рис 4 19 Временные диаграммы работы ИС К1107ГгВ3

Рис 4 20 Принципиальная электрическая схема компаратора АЦП K1107ПВ3

формацию результата сравнения Кол на цифровым тыходах микроскемы, соответствующий зафиксированиому значению аналогового сигнала, появляется спустя время преобразования t_e (см. рис. 4.19). В среднем время преобразования t_e =12—17 ис. Оно состоит из времени пелехода компараторов в режны коланения

и времени обработки ниформации в шифраторе,

При поступлении низкого уровия тактового сигнала компараторы вновь переводятся в режим сравнения аналогового сигнала с избором эталониях опорных напряжений и прежняя миформация на выходах компараторов пропадает. Потеря информации в компараторе влечет за собой пропадание кола на инфровых выхолах микросхемы после t_c (на рис. 4.19). Дальше идет режим исопределенности кода на выходе, что связано с отсутствием регистра на выходе АЦП, так как во время режима сравнения прежияя информация в компараторах не сохраняется. Из временной диаграммы работы микросхемы видио, что время нахождения на цифровых выходах кода, соответствующего зафиксированному значению аналогового сигнала, равно времени хранения и сдвинуто на 1 относительно начала режима хранения (фронта тактового сигиала) Остальную часть времени кол на цифровых выходах неопределен, поэтому считывание цифровой информации с микросхемы должно происходить с задержкой относительно положительного фронта тактового сигнала на время 1. Мнинмальное время выборки для ИС К1107ПВЗА составляет 5 нс. а для К1107ПВЗБ 10 нс. Апертурная неопределенность микросхем порядка 25 пс Упрощение схемы АЦП К1107ПВЗ приводит к некоторым сложностям применения, однако при этом получается выйгрыш по максимальной рабочей частоте преобразовання и мощности по сравиению с микросхемой К1107ПВ1;

Резисторный делитель эталомных опорных напряжений микросхемы представляет собой цепочку из 64 низкоомных резисторов, общее сопротняление которой 100...200 Ом. При подаче на выводы 2 и 4 микросхемы внешних опорных напряжений U_{EFI} и U_{EFI} резисторный делитель формирует для компараторов набоо эталомных

опорных напряжений, определяющих ХП АЦП.

В ИС К1107ПВЗ для компенсации дополнительных падений напряжения на резисторном делитате, вызванных протеканием входного тока компараторов, знаменены иоминалы нескольких резисторов делителя на 10—20%, что обеспечивает иелинейность в пределах ±-0,25 ЕМР.

Важнейшим элементом, как и во всех преобразователях, является компаратор. Особенностью компаратора ИС К1107ПВЗ являются минимальное число компоментов и минимальноя потребляемая мощность при заданном-быстродействии. Это особению важно при реализации преобразователя в интегральном исполнении кополнении.

На рнс, 4.20 представлена принципиальная электрическая схема компаратора АЦП Компаратор состоит из четырех каскадов [8]

входного анфференциального усълителя, каскала с общей базой. Триггера-защелж: переключателя тока, Вколима заференциальими усилителем является усилитель постоянного тока (УПТ). Выполнений на транзисторах VT5 в V16. В коллеторах VT6 и V16. В коллеторах VT6 и V16. В коллеторах VT6 и V16. В коллеторах VT7 и выполняющие довкую функцию: каскала с общей базой, для устранения эффекта Миллера в режиме выборки, триггера-защелки в режиме хранения.

Пля уменьшения числа комповентов и тем самым потребляемой моцимоги компаратора по кольном усилителе отсустовующего умитерные повторителя. Это приведо к зависимости умогимости уменьшению окада от кольцого напряжения, а также к частунному уменьшению помехоустойчиности виалогового входа. В режиме сравнения (выборки) коэффициент услагия компаратора оставляет

около 4.

Триггер-защелка выполняет те же функции, что и в компараторах АЦП КНОТПВІ. Он, во-первых, резко увеличивает коэффишент усиления компаратора в режиме стробирования (запомынания), во-вторых, играет роль регистра АЦП. Прининя работы

триггера-защелки подробно описан в § 4.1

Переключатель тока построен на транзисторах V17 и V18. В зависимости от уровия тактового сигнала на базе транзистора VT8 переключатель тока коммутирует ток от ИТ на траизисторе VT9. либо в эмиттеры траизисторов VT5, VT6 (при этом компаратор работает в режиме сравнения), либо в эмиттеры траизисторов VT3 и VT4 (при этом компаратор работает в режиме стробирования). Использование одного коммутируемого ИТ позволило уменьшить потребляемую мощность компаратора. Нагрузкой компаратора являются резисторы R2 и R4, на которых формируется разностный сигнал входного и опорного напряжений. Включение в схему компаратора триггера-защелки с положительной обратиой связью обеспечивает больщое быстродействие компаратора при фиксации аналогового сигнала. В режиме стробирования входы компараторов не отключаются от источника аналогового сигнала, что также способствует увеличению быстродействия компаратора.

Дополнительный ИТ на траизисторе VT10 постоянно обеспечивает тритгер-защеслач током в 4 раза меньшим, чем основной то от траизистора VT9, и работу тритгера-защелки в режиме сравиения (выборки) компаратора Тим увеличивается коэффициент усиления компаратора в режиме сравмения, в главнос, повышается

быстродействие триггера-зашелки.

От дополнительного тока, вернее, от соотношения коллекторных токов транзисторов VIIO и VIO зависит напряжение гистерезиса компаратора. В ИС К ПОТПВЗ предусмотрема возможность управления напряжением U_N а пределах 0 ... 2 В, подавемым из базу транзистора VII о в пределах 0 ... 2 В, подавемым из базу транзистора VII от

через вывод 5 микросхемы. При отсутствии внешнего напряжения на базе транзистора VT10 имеется напряжение $U_{\mu} = 1.6$ В, при этом напряжение гистерезиса составляет 8 мВ. Изменения внешнего напряжения Uн в пределах 0...2 В приводит к изменению времени преобразования АЦП на 5...10%.

В каждом компараторе (см. рис. 4.20) на резисторах нагрузки RI и R2 одновременио выполняется и первая ступень шифрации На резисторе RI суммируются токи правого плеча (n-1)-го компаратора и девого плеча л-го компаратора, а на резисторе R2 - токи правого плеча л-го компаратора и левого плеча (n+1)-го компаратора. Как видим, по сравнению с ИС К1107ГГВ1 здесь значительно упрощена первая ступень шифрации, что позволило уменьшить потребляему мощность. Информация на следующую ступень шифпации снимается с тех же резисторов: R1 и R2 каждого компаратора, однако при этом помехоустойчивость снижается

Вторая ступень шифрации выполнена на логике ИЛИ, часто применяемой в шифраторах АШП (аналогично шифратору второй ИС К1107[1В1). Выходные каскады (рис. 4.21). ступени ИС К1107ПВЗ построены на ЭСЛ-элементах и содержат на выходах эмиттерные повторители. Стабилитроны VD1 служат для сдвига уровней, напряжения U_1 , U_2 формируются в микросхеме в качестве опорных напряжений. При включении микросхемы цифровые выхолы подключаются к внешнему источнику (-2 В) через резисторы сопротивлением 100 Ом.

В микросхеме дополнительно имеется цифровой выход переполнения (вывод 15), управляемый 64-м компаратором. Он служит для индикации превышения аналоговым сигналом диапазона входного напряжения АЦП. Когда аналоговое напряжение превышает значение U или, на цифровом выходе переполнения появляется напряжение низкого уровия.

Микросхемы К1107ПВЗ изготовлены по эпитаксиально-планарной. технологии с применением двухуровневои металлизации. Резисторный делитель эталонных опорных напряжений выполнен в диффузионном слое глубокого коллектора. Для формирования базовых и

Выходной каскал K1107[1B3

р₊-областей на кристалле применена ионная имплантация. Общее число компонентов на кристале АЦП составляет около 1500 шт. На рис. 4.22—4.25 приведены зависимости некоторых электрических параметров микросхемы К1107ПВЗ. а на рис. 4.96 4.97...




Рис. 4.24. Зависимость входиого тока от входиого напряжения при $T=+25^{\circ}\,\mathrm{C}$

Рис. 4.25

Рис. 4.25. Зависимость времени преобразования от температуры окружающей среды при $U_{c1} = 5$ В. $U_{c2} = -5.2$ В

PHc. 4.27

Рис. 4.26. Типовая зависимость максимальной скорости изменения входиого напряжения от частоты преобразования ИС КПОТПВЗА при $U_{ct} = 5$ В, $U_{ct} = -5.2$ В, $U_{ct} = -5.8$ в, $U_{ct} = -0.75$ в $U_$

Рис. 4.27 Типовая зависимость максимальной скорости изменения входного напряжения от частоги преобразования микросхем К I 1071 ВЗБ при $U_{ct} = 5$ В. $U_{ct} = -5$.28 В $U_{ES} = -3$.8 В. $U_{ES} = -3$

зависимости допустимой максимальной скорости изменения входного сигнала от частоты преобразования и опорных напряжений, при

которых сохраняется монотонность ХП.

Один из вариантов включения ИС К1107ПВЗ представлен на рис. 4.28. Схема формирует регулируемые опорные напряжения. напряжение контроля напряжения гистерезиса. Изменяя напряжения U_{REFI} н U_{REF2} с помощью подстроечных резисторов R23, R25, компенсируют абсолютные погрешности преобразования в конечных точках шкалы АЦП. Напряжение Uru управляется резистором R29. Входной усилитель аналогового сигнала построен на дискретных компонентах. Полоса пропускання усилителя около 20 МГц, коэффициент усиления 4. Серийно выпускаемые микросхемы ОУ не пригодны для работы с ИС К1107ПВЗ.

На рис. 4.29 представлена схема включения двух ИС К1107ПВЗ для увеличения разрядности до семи разрядов. Соответствующие разряды обенх микросхем соединены и нагружаются общими резисторами, на которых выполняется функция ИЛИ. В диапазоне аналогового сигнала от — 2.5 до 0 В работает нижияя микросхема, а в днапазоне от 0 до 2,5 В — верхняя. Требовання к обрамлению обенх микросхем для обеспечения точностных параметров аналогичны требованиям к обрамлению одной микросхемы. Лля уменьшения динамических погрешностей, вносимых конструкцией схемы, важно, чтобы сигнальные шины к миросхемам были одинаковой длины и цифровые выходы соединялись дорожками в виде согласованных миклолодосковых линий

На рнс. 4.30. показана структурная схема включення четырех ИС К1107ПВЗ для достнжения 8-разрядного разрешения. Днапазон опорных напряжений резисторами R поровну делится между каждой микросхемой. Необходимо помнить, что значения опорных напряжений U_{per} н U_{per} не должны превышать предельно допустниме. т. е. соответственно +2,5 н -2,5 В. Каждая мнкросхема работает в днапазоне напряжений $(U_{pert}-V_{gert})/4=1,25$ В, где обеспечивается нелинейность до 0,5 ЕМР. Для получения 8-разрядного кода применяются три цифровые схемы ИСКЛЮЧАЮ-

ШЕЕ ИЛИ

Работоспособность указанной схемы и точностные параметры преобразователя сильно зависят от конструктивного исполнения. Требуется обеспечить одновременное поступление сигналов к отдельным микросхемам, нсключение отражения сигналов в шинах. согласование цифровых выходов. Надо учесть, что входная емкость четырех параллельно соединенных микросхем по аналоговому входу увеличивается в четыре раза по сравнению с одной микросхемой. что предъявляет дополнительные требования к входному усилителю.

При использовании ИС К1107ПВЗ следует учитывать, что: для обеспечення максимального быстродействня необходимо

согласование цифровых выходов АЦП с нагрузкой с применением дорожек печатной платы в виде микрополосковых линий:




Рис 4:28. Схема включения ИС К1107ПВЗ (левая часть схемы)




Рис. 4.28. (правая часть схемы)




Рис. 4.29. Схема включения ИС К1107ПВЗ для увеличения разрядности до семи (резисторы изгрузки цифровых выходов не показаны)




Рис 4.30. Схема включения четырех ИС К1107EJB3 для увеличения разрядности до восьми (резисторы нагрузки цифровых выходов не показаны)

при проектировании плат с АЦП требуется предусмотреть отдельные шины «цифровая» земля и «аналоговая» земля с соединением их из зажимах источников питания.

цифровые выходы микросхем нагружаются резисторами 100 Ом, подключенными к источнику напряжения —2 В:

выходное сопротивление источника аналогового сигнала должно

выходное сопротивление источника аналогового сигнала должно быть не более 25 Ом; съем информации с микросхемы должен проводиться согласно

временной диаграмме работы АЦП (см. рис. 4.19):

отклонение опориых напряжений U_{REF1} и U_{REF2} от номинальных величин вызывает появление дополиительных погрешностей, эквива-

лентных абсолютным погрешностям преобразования в конечных точках шкалы;

к выводам микросхемы «Питаине U_{cc1} », «Питаине U_{cc2} », «Опорное напряжение U_{REI} », «Опорное напряжение U_{REI} » и «Напряжение контроля иапряжения гистерезиса U_{H^p} » необходимо подъяключением кондексаторов емкостью 0.1 мкФ (см. рис. 4.28):

вывод 5 микроскемы применяется для управления напряжением гистеревиса компараторов АЦП подажей виешиего постоянного напряжения 0.2 В. Возможна работа микроскемы и без висциего запряжения. Управление напряжением итетеревиса рекомендуется при использовании микроскемы на высокой частоте для повышения габильного работы АЦП.

4.3. ВОСЬМИРАЗРЯДНЫЙ АЦП К1107ПВ2 С ЧАСТОТОЙ ПРЕОБРАЗОВАНИЯ 20 МГц

Интегральная полупроводниковая ИС К.11071В2 представляет собой быстроействующий В-разрадный налього-цифоров преобразователь [43]. Микроскема предназначена для преобразованель [43]. Микроскема предназначена для преобразования входим заналоговых сигналов в диапазоме отринательных маражений от —2 В до 0 в один из потенциальных кодов парадлельного считавания: примом двоичный, поратный двоичный, примом дополнительный, обратный двоичный, помож дополнительный, обратный двоичный, помож дополнительный, обратный двоичный, помож двои правдалельной схеме позволяет получать максимальное быстроействие при минимальной, динамической погрешности без использования висшейс схемы УВА при сохражения моногойности XI в диапазоме частот до 2,5 МГц. Выходиме уровии и уровии сигналов управления АЦП соответствуют уровним ТТЛ.

Конструктивию ИС К1107ПВ2 изготовлена в металлокерамическом 64-выводном корпусе типа 2136.64-1. Особениостью корпуса язъямется наличие радиатора, выполненного в виде амодированиой пластини из элюминиевого сплава. Такая конструкция обеспечивает работу микросхемы в температурном даяпазоме — 10...+70 °С.

Назначение выводов ИС К1107ПВ2

Опорное на	noswar.	un II													
Duophoc na	uhuwen	ne U	REF 1								11				
Вход (анал	оговый	CHLH	ал)								13.	15.	16.	18.	20
Оощий («ап	налогов	SRB!	земля)								14.		.,		
Вход корре	KTHDOBB	ка нел	линейн	OCT	H				- 1	-	17				
Опорное на	пряжен	He U	REF 2					-:			22				
Напряжение	нсточ	HHKA	питан	HE	Ù.,				-		28.	48			
Общий («ца	who o na	Th. 201				•	٠.		•		29,				
T	thouas	1. 361	m-inj									42			
Тактовый с	игиал										30				
Выход 8 (в	(ладшн	й раз	(ERG								32				
Выход 7			,							•	33				
Выход 6								-			34				
Выход 5											35				
Управление	BALVOR		NO FOM	٠.,			•		•	•	36				
o ubannicuse	DO: XUA	nue M	RUZOM,	, 53	LUA	4									
Выход 4											37				

Основные электрические параметры ИС К1107ПВ2 в диапазоне температур —10... +70° С

Напряжение питания U_{ce} , В Напряжение питания U_{ce} , В Ток потребления I_{ce} от источника питания	4,755,25
Напряжение питания Uec 2. В	. (-6,185,82)
Ток потребления /се в от источника питания	Uer la
м Λ . Ток потребления I_{ee2} от, источника питания	Не болсе 35
ток потреоления I _{се 2} от, источника питания	Ucc 2,
мА	Не менее —450
Ток нагрузки выхода при напряжении аы	В . Не менее 2,4
уровня Іон, мА	Не менее0.4
Выходное напряжение низкого уровня Uol, Е	He Gozee 0.4
Ток нагрузки выхода при напряжении инзкого	VDOS-
ня Іог, мА	 Не более 2.0
Напряжение смещения нуля на входе U_{10} . В	0.10.1
Абсолютная погрешность преобразовання в	конеч-
ной точке шкалы бря, В	1,01,0—
ной точке шкалы δ_{FS} . В. Нелинейность XП δ_L , EMP Дифференциальная нелинейность δ_{LD} . EMP	11
Входной ток смещения нуля 110, мкА	—11 Не болсе 500
иня //и, мкА Входной ток инэкого уровня по входам управ	Не более 75
Входной ток инэкого уровня по входам управ	вления
Itz, MA	Не мснее -2
III., мА Напряжение источника опорного напряжения L	REF I.
В Напряжение источника опорного напряжения &	0,10,1
папряжение неточника опорного напряжения С	REF 2
В Ток потребления 1 _{ес 3} от источника опорного	2,11,9
жения UREFI, мА	Не более 35
Время задержки выходного буферного ре	FHCTDS
t # R, HC	. Не более 50
t_{BR} , ис Мвксимальное время преобразования $t_{\rm e}$, ис	Не более 100
максимальная частота преобразования Г	MTII He Mekee 20
Апертурное время t_* , нс	1022
Апертурная неопределенность Δt_a , пс	. Не более 60
Входиая емкость анвлогового входв C_i , пФ Монотонность XП при скорости изменения вхи	Не более 300
сигнала и, В/мкс	Не более 15
	110 000/00 10

Предельные электрические режимы эксплуатации ИС К1107ПВ2

Опорное напряжение Опорное напряжение	UREF & B	:	:	:	:	:	Не более 5,3 Не менее —6,6
Нвпряжение питвиия Напряжение питания	Ucc 1, B	. •				٠	←6,00,2 He forage 5.3

Микросхема К1107ГІВ2 является модификацией ИС К1107ГІВ1 на 8 разрядов с сохранением основных схемотехнических решений. принципа и числа ступеней шифрации 15, 431, 11ри этом вторая ступень шифратора вазбивается на четыре 6-разрядные секции,

вместо двух 5-разрядных в АПП К1107ПВ1

Функциональная схема 8-разрядного АЦП К1107ПВ2 аналогична приведенной на рис. 4.1 и поэтому не приводится. Микросхема состоит из резисторного делителя опорных напряжений, 256 стробируемых компараторов, первой ступени шифратора, выполненной на элементах И: второй ступени шифратора, состоящей из четырех шифраторов 64 × 7, промежуточного регистра хранения. третьей ступени шифратора 27 × 8: логики выбора типа выходиого кода, выходного буферного регистра со схемами преобразователей выходных уровней, преобразователей уровня сигналов управления и схем синхронизации [39]. Мощность, потребляемая микросхемой, порядка 3 Вт. Микросхема содержит около 17 000-компонентов (резисторов, днодов, транзисторов).

Резисторный делитель эталонных напряжений построен аналогично делителю ИС К1107ПВ1 (см. рис. 4.1). В состав делителя входит 258 инзкоомных резисторов общим сопротивлением 90...110 Ом, изготовленных из сплава алюминий - кремий при формировании рабочей металлизации кристалла. Конструктивно он выполнен в виде сплошной шины с отводами из соответствующих точек. Компы делителя выведены на выводы корпуса. Компенсация напряжения смещения иуля и абсолютной погрешности преобразования производится, как и для ИС К 1107 ПВ 1, подачей напряжений на вывод $U_{\text{рег}_1} = 0.1... + 0.1$ В и на вывод $U_{\text{рег}_2} = 2.1... - 1.9$ В. Делитель эталонных напряжений имеет отвод от середины, который через дополнительный резистор Rx выведен на вывод корпуса «Вход корректировки нелинейности». Как и в ИС К1107ПВ1, с помощью этого вывода можно производить корректировку нелинейности на ±0,25 ЕМР или использовать его в качестве «искусственной земли» для входного ОУ.

Блок компараторов содержит 256 стробируемых компараторов. Схема соединения компараторов с эталонным делителем опорных напряжений и с первой ступенью шифратора такая же, как и в ИС К1107ПВ1. Принципнальная электрическая схема (см. рис. 4.1) компаратора [39] полностью соответствует схеме. приведенной на рис. 4.2. Описание работы компаратора приведено в § 4.1. Для обеспечения нелинейности ±1,0 EMP требования к идентичности компонентов весьма высоки. Требования к погрешности изготовления компонентов, при нанхудших сочетаниях которых

обеспечивается указанная нелинейность.

Относительная погрешность изготовления резисторов дели-	
теля эталонных напряжений, %	±0,16
Относительная погрешность коллекторных резисторов диф-	
ференциальных каскадов компараторов, %	±4
Разброс площадей эмиттероя траизисторов входных кас-	
кадов компараторов, % .	±2
Разброс сопротивления контактных окон к эмиттерам	
транзисторов входных каскадоя компараторон, Ом	± 1.8
Разброс поверхностных сопротнилений слоя эмиттера в	
транзисторных входных каскадах компараторов, %	+1
Разброс статических коэффициентов усиления по току	
TRANSPOR CITATION REPORTED VOMBERSTORDS &	+3

Первая ступень шифратора построена на 256 стробируемых элементах И и служит јаля преобразования унитарного која с выходов 256 компараторов в позущновный код. Схема первой сту пення шифратора соответствует схеме шифратора ИС КПО/ПВI на рис 4.1 и отличается лиць числом входов и выходов. Принципилальная электопическая схема элемента И вдентична схеме рис. 4.3

Вторая ступень шифратора состоит из четырех шифраторов позниновного кола в лвончный кол. Каждый шифпатор преобразует познинонный двоичный код с выходов 64 схем И в 6-разрядный двончный код. Все четыре шифратора построены на основе элементов ИЛИ Принципнальная электрическая схема элемента ИЛИ полностью соответствует схеме аналогичного элемента ИС К1107ПВ1 (см. рнс. 4.4) По схеме все четыре шифратора одинаковые. Схема одного из них показана на рис. 4.31 Более подробно такой шифратор описан в 6 4.1 Шина О/ первого шифратора в зальнейшем не используется, а шина ОТ остальных шифраторов образует разряд переполнения. Первый шифратор обслуживает первые 63 выхода схем И, второй с 64-го по 127-й, третий с 128-го по 191-й, четвертый с 192-го по 255-й. С выходов код подается на промежуточные регистры хранения. В состав АЦП входят четыре 7-разрядных регистра хранения, причем в регистре первого шифратора используется шесть разрядов, а в остальных семь. Назначение, принцип действия и принципнальная электрическая схема промежуточных регистров хранения полностью соответствует аналогичным регистрам АЦП К1107ПВ1 (см. рнс 4.6)

Код с выходов промежуточных регистров хранення поступает на третью ступень шифратора, выполняющую функцию объединения четырех 6-разрядных двоичных кодов в полный 8-разрядный звоичный кол. Схема построения шифратора третьей ступенн АЦП

К1107ГІВ2 приведена на пис. 4.32.

Сформированный 8-разрядный код с выхода шифратора третьей ступени поступает на логику выбора типа выходного кода, выполиенную на элементах ИСКЛЮЧАЮЩЕЕ ИЛИ, а затем через выходной буферный ретнетр и выходные преобразователи уровия— на выход АШП Принципнальная электрическая сжём элогики выбора выход АШП принципнальная электрическая сжёма элогики выбора потим выбора на принципнальная электрическая сжёма элогики выбора на принципнальная электрическая сжёма элогики выбора на принципнальная электрическая сжёма элогики выбора на принципнальная выстранный принципнальная на принципнальная выстранная выбора на принципнальная выстранная выстранная на принципнальная выстранная на принципнальная на прин



Рнс. 4.31, Схема построення второй ступени шифратора ИС К1107ПВ2



Q1 22 Q3 Q4 Q5 Q5 Q7 (M3P) Рис. 4.32. Схема построения одного шифратора третьей ступени АЦП К1107ПВ2

типа кода и принцип действия полностью соответствует микросхеме K1107ΠR1 (CM. DHC. 4.8).

Преобразователи уровня сигиалов управления служат для преобразования входных ТТЛ-сигиалов и соответствуют аналогичным преобразователям К1107ПВ1. Незначительное отличие имеет преобразователь уровня тактового сигнала. Это отличне заключается в том. что выход преобразователя более мошный; это обусловлено большим числом подсоединяемых к нему схем синхронизанин

Система синхроннзации имеет более разветвленную сеть и содержит восемь схем синхроннзацин компараторов и шифратора и одну схему синхроинзации выходных буферных регистров. Каждая на восьми схем снихроннзации формирует тактовые сигналы для стробирования 32 компараторов, 32 схем И н 4 разрядов промежуточного регистра хранения. Принципиальные электрические схемы схем синхроинзации идентичны аналогичным микросхемам К1107ПВ1 (см. рнс. 4.9). Для обеспечения равенства задержек распространения тактовых сигналов к каждой из восьми линеек компараторов длина проводников, соеднияющих выход схемы преобразователя уровня со входами схем синхронизации, кой-

структивно выполнена одинаковой. Как уже отмечалось выше, построение

микросхем К1107ПВ1 и К1107ПВ2 одинаковое, одинаковые также временные диаграммы работы обоих преобразователей (см. рис. 4.12). Фронтом тактового нмпульса производится стробирование компараторов, т е. фиксирование значения вусляють сигнала выборки и С прихолом фронта второго тактового импульса произволится фиксирование выборки (n+1)-го входного сигнала, а кол выборки и на выхоле АПП появляется время задержки выходного буферного регистра (дам отсчитываемое относительно фронта второго тактового импульса. Длительность тактового импульса должна быть не менее, с одной стороны, времени задержки первой ступени шифратора, с другой -суммы времен залержек третьей ступени шифратора и схем ИСКЛЮЧАЮЩЕЕ ИЛИ. Длительность паузы тактового сигиала определяется наибольшим временем: временем задержки компараторов или временем задержки второй ступени шифратора. Максимальные из этих задержек и будут определять минимальную длительность т, тактового импульса и минимальную длительность паузы та тактового сигиала соответственно. Максимальная частота преобразования $f_{c_{max}} = 1/(\tau_{lmn} + \tau_{Pmn})$. Время преобразования $t_{lmax} = \tau_{lmin} + \tau_{gmin} + t_{lbg}$. При этом должно быть соблюдено условие, чтобы сумма длительности импульса тактового сигиала и паузы была больше или равна залержке выхолного буферного регистра. Все сказанное справедливо и для ИС АЦП К1107ПВ1.

Таким образом, кодирование входного сигнала и изменение кода на выходе производятся каждые 50 нс, при этом время

преобразования АЦП не превышает 100 ис.

Особенности применения ИС К 1107ПВ2 аналогичны особенностям применения ИС К 1107ПВ1. Следует лишь отметить, ито при спектре входного сигнала более 2.5 МГш для получения гарантированной монотонности. И1 на входа АЦП необходимо применение дополнительной скемы УВА. Как и при использовании, ИС К 1107ПВ1, вопрос о рименения из входа АЦП вейскодимо применение доком уВК должен решаться отдельно для каждого конкретного случая. Для ИС К 1107ПВ2 ориентировочное средиее квардатическое значение нелинейности ХП (на частоте входного синусондального сигнала 2.5 МГш) не превышает ±1,5 ЕМР. Реалько ИС имеют запас по допустимой скорости наменения входного сигнала, при которой обеспечивается монотонность ХП ; для дляда схем эта величина



Рнс 4.33. Зависимость велинейности от гемпературы окружающей среды при $U_{cc} = 5$ В, $U_{cc2} = -6$ В



Рис. 4.34. Зависимость дифференциальной ислинейности от температуры окружающей среды при $U_{cc1} = 5$ В, $U_{cc2} = -6$ В



Рис. 4.35. Зависимость времени преобразования от температуры окружающей среды при $U_{ccl} = 5$ В, $U_{cc2} = -6$ В



Рис. 4.36. Зависимость частоты преобразования от температуры окружающей среды

достигает значения 40...45 В/мкс, что соответствует частоте синусондального сигиала 6,5...7 МГц при амплитуде 1 В.

При разработке печатной платы необходимо учитывать, что ток потребления от источника — 6 В протекает по «аналоговой» земле, а ток потребления от источника 5 В — по «цифровой». Это справедливо и для ИС К1107ПВ1.

Для включения микросхемы используется та же схема, что н для К1107ПВ1 (см. рнс. 4.11). Входным буферным усилителем служит схема, приведенияя на рис. 4.12. Все особенности этих микросхем справедлявы и для ИС К1107ПВ2.

Тнповые зависимости точностных и динамических параметров ИС К1107ПВ2 от температуры окружающей среды приведены на рис. 4.33—4.36. Зависимость типа выходного кода от комбинации уровней на выходах управления приведена в табл. 44

Таблица 4.4. Зависимость типа выходного кода от комбинации уровней на входах управления для ИС К1107 ПВ2

Тип выходного	BXOZ	нн на ах уп- тения		Уровин из цифровых выходах АЦП								
кода .	Вход	Вход	(M3P)	7	6	.5	4	3	2	(C3P)		
Двончный прямой Двончный обрат-	1	1	0	0	. 0	0	0	0	0	0		
иый Дополнительный	0 -	0	1	1	1	1	1	-1	1	1		
дополнительный прямой Дополнительный	0	1	0	. 0	0	0	0	0	0	1		
обратный	1	0	1	1	1	-1	1	1	1	0		

Примечание. Уровни на цифроных выходах соответствуют значению напряжении на вналоговом входе ИС $U_{IA} \geqslant 0$ В.

4.4. ВОСЬМИРАЗРЯДНЫЕ АЦП К1107ПВ4 С ЧАСТОТОЙ ПРЕОБРАЗОВАНИЯ 100 И 60 МГII

Полупроводниковые ИС К1107ПВ4 представляют собой 8-разраменые АЦП параллельного типа с ЭСЛ-выходами и частотой преобразования 100 и 60 МГц [162].

Функція, выполняемая микросхемой, преобразование аналогового напряження в диапазоне — 2,5... + 2,5 В в эквивалентное в-разрядное цифровое слово в виде параллельного двочного коро, Конструктивно ИС К1107ТВН выполнена в металлокерамическом

конструктивно и С К110/11164 выполнена в металлокерамическом корпусе 2136.64-1. Днапазон рабочих температур —10...+70 °С.

Назначение выводов ИС К1107ПВ4

The state of the s		
Опорное напряжение <i>Uner</i> : Общий («цифровая» земля) Выход 9 переполнения (разряд переполнения)	. ~	1, 2, 3
Выход / (старший разряд) Выход 2		12
DMXOA 3		15
Buxog 4 Buxog 5		16
Выход 6 Выход 7		19
Выход 8 (младший разояд)	: .	22
Напряжение питания Ucc.		31
Напряжение питания $U_{cc,2}$ Вывод корректировки нелинейности (1/4 U_{REF})		34 37
Вход (тактовый сигнал)		47
Отрицательное опорное напряжение Unkr 2 Вход (аналоговый сигиал)		52, 53, 54 60
Напряжение контроля напряжения гистерезиса U _н Вывод корректировки нелинейности (1/2 U _{REF})		61
Общий («аналоговая» земля)		63, 64

вывод корректировки нелимейности ($1/2 U_{REF}$) Общии («аналоговая» земля)	62 63, 64
Основные электрические параметры ИС К	1107ΠΒ4
Максимальная частота преобразования fr max. МГц, не менее:	
K1107ПВ4A K1107ПВ4Б	100
Диапазон входного напряжения ΔU _{IRN} В Входной ток I _{IA} , мА	-2,5+2,5 He 60,2ec 5
Ток потребления от источника положительного на- пряжения питания I_{cc} ь м A	Не более 300
Ток потребления от источника отрицательного на- пряжения питания $I_{re,2r}$ мА	Не более 350
Ток потребления от источника положительного опориого напряжения Інер 1. мА	Не более 20
Ток потребления от источинка отрицательного опор- ного напряжения I _{REP 2} , мА	Не менее -20
Входной ток тактового входа, мк A , не более высокого уровня I_{IB}	400
инзкого уровня 111	400

Выходное напряжение высокого уровня Иом В -1.1...-0:7 Выходное напряжение низкого уровня U_{OL} , В Нелинейность δ_L , ЕМР -2...-1.5 -1...+1 Дифференциальная нелинейность бел. ЕМР -1...+1 Абсолютная погрешность преобразовання в конечных точках шкалы бусь, бусь, мВ. -50..+50Время преобразования С. нс Не более 30 Входная емкость аналогового входа С. пФ Не более 120 Положительное напряжение питания Ucc Ir В 4 75 5 95 Отрицательное напряжение питания U_{ec} в -546 -4 94

Номинальные напряжения питания $U_{cc1} = 5.0$ В и $U_{cc2} = -5.2$ В, Предельные электрические режимы соответствуют режимам $U_{cc1} = 0.00$ (С. K.110711B3)

Преобразователь построен по параллельной скеме. Структурная сема преобразователя представлена на рис. 4.3.7. Микроскема состоит из резисторного делителя эталонных опорных напряжений, блока 256 стробируемых компараторов, регистра, логических семе шифрации и девяти выходных каскадов. Структура ИС КПО7ПВА амалогична структурной семе 6-разрядного АЦП полностью соответствует рис. 4.19.


Работой преобразователя управляет тактовый сигиал. Фиксация мгиовенного значения аналогового сигнала и формирование соответствующего цифрового кода происходят, как и в 6-разрядном


АЦП.

В микросхеме К.1107ПВ4 шифратор превращает термометрический код с выходов компараторов в 8-разрядное двоичное слово, которое и выдается на шифровых выходах. Длительность неопределенного состояния цифровых выходов АЦП равна длительности режима выборми и сдвинута на время преобразования (см. рис. 4,19).

Резисторный делигель эталонных опорных напряжений ИС К1107ПВ4 состоти из 256 инакоммым резисторов, общее сопротив ление которых составляет 400...600 Ом. Входные томи 256 компараторов, протекая через резисторный делигель, значительно искажают эталонные опорные напряжения, и максимальное значение дополичельной погрешности А Омеска 3 кольных токов составляет счение коебходимой нединейности и собеспечение коебходимой нединейности доставляет об дополнительной погрешности и обеспечение коебходимой нединейности доставляет от составляет представляет пр

Принципиальные электрические схемы компараторов и выходных каскадов ИС К1107ПВ4 аналогичны принципиальным электрическим схемам АЦП К1107ПВ3. Обеспечение гочностных пребований к идеитичности транзисторов достигается за счет более жестких требований к идеитичности транзисторов доференциальных пар компараторов и отно-






ка смещения нуля от входиого наполичения

Рис. 4.37 Структурная схема АЦП

K1107[1B4





ной нелинейности от температуры при $U_{cc1} = 5$ B, $U_{cc2} = -5.2$ B

сительной погрешности резисторов делителя эталонных напряжений в процессе изготовления микросхем.

Микросхема К1107ПВ4 содержит разряд переполнения, фиксирующий превышение аналоговым сигналом входного днапазона АПП При превышении аналоговым сигналом значения U_{peri} на цифровом выходе переполнения появляется напряжение высокого уровия, а на остальных выходах — напряжения низкого уровия. При включении ИС К1107f1B4 цифровые выходы подключаются к виешнему источнику - 2 В через резисторы сопротивлением 100 Ом.

Микросхемы К 1 107 ПВ4 изготовлены по эпитаксиально-планарной технологии с двухуровневой металлизацией. Резисторный делитель выполнен в диффузионном слое глубокого коллектора. Для формирования p⁺- н базовых областей применено нонное легирование.. Общее число элементов на кристалле АЦП около 6000 шт.

На рис. 4.38—4.40 представлены зависимости исмоторых электрических параметров ИС КПОТПВ4. Типовая схема вымочения микросхемы КПОТПВ4 умемвалентна схеме, показанийй на рис. 4.28. Особенности применения ИС КПОТПВ4 аналогичны особенностям б-разрядного АЦП КПОТПВ3.

Глава 5.

МЕТОДЫ И АППАРАТУРА ДЛЯ ИЗМЕРЕНИЯ СТАТИЧЕСКИХ И ДИНАМИЧЕСКИХ ПАРАМЕТРОВ МИКРОСХЕМ ЦАП

5 1 МЕТОДЫ ИЗМЕРЕНИЯ СТАТИЧЕСКИХ ПАРАМЕТРОВ ЦАП

Как было указано в гл. 2, статические параметры ИС ЦАП можно разделять на две группы. К перой группе относатся параметры, общепринятые для других типов ИС и определяющие энергетические показателя, ко второй — параметры, характерные голько для преобразователей. Это выходное напряжение, ток смещения чуля, коэфиницент преобразования, нелинейность и диференциальная нелинейность. Основная трудность возникает при измерениях именно этих параметров. Особенно сложно определение нелинейности и диференциальной ислинейности. Сложность заключается в том, что в сязыя с постоянно повышающимие числом разрядов ИС ЦАП что в сязые с постоянно повышающимие числом разрядов ИС ЦАП наример, для имерения в 12-разрядного ЦАП во всех точкох XII необходимо выполнить 4012 измерений, при этом клаес точности имеються приметь опорядка 0,001.

Таким образом, выбор числа точек измерения является очень актуальным вопросом. Наиболее полное представление нелинейности дает измерение во всех точках XII. Однако для этого даже при автоматизированиям измерениях требуется значительное время. Поэтому часто намерения проводят в нескольких точках, равномерно расположенных то днапазому преобразования. Если влияние разрядов друг и а друга незачачительное, т. е. погрешность суперпозиции мала, то такой метод дает достаточно достоверные результаты. Еще лучшие результаты Спец лучшие результаты Спец лучшие результаты спец а изменения разряда, а проверяется в точке соответствующей включенно разряда, а проверяется в точке соответствующей включенно разряда с одинякот

вым знаком нелинейности.

Есят погрешность суперпозниция значительна, то отсутствуют способы определения кодов, при которых нелинейность максимальна, при этом измерения необходимо проводить во всех точках XII Причины взаимной зависимости разрядов могут быть разные изменения температурных градиентов в кристалья, возникающие из-за перераспределения токов, вызывающих изменение сопротивления резисторов или рассогласование каючей, паделение напряжения в общих шинах и др. Погрешность суперпозиции становится существенной при числе разрядов более 12.

При малых погрешностях суперпозники максимальная дифференимальная нелинейность имеет место в гонках, в которых очередной код меняется на код, соответствующий включению только одного разряда, т, е, в основных переходах Хотя дифференинальная неимнейность в любой точек XII может быть рассчитама по неиннейности отдельных разрядов, непосредственные измерения предпочтительны, так как они далот возможность исключить авколление погрешности измерения. Когда чисто точек измерения ограничено, аппооксимация характеристики пресобозования, как повямь, по-

наволится по конечным точкам.

Значительной проблемой является температурная нестабильность параметров измеряемых ИС ЦАП, Учитывая, что высокоточ ные измерительные приборы имеют инзкое быстролействие, а для определения нелинейности необходимо произвести большое число измерений, особое внимание необходимо обратить на температурный режим проверяемой ИС ЦАП. Если отвод тепла от корпуса недостаточный, его температура в конце измерения может значительно отличаться от начальной, что может привести к дополнительной погрешности. Для значительного уменьшения изменения температуры иногда схема выдерживается под нагрузкой перед измерением. однако это снижает производительность и усложияет оборудование В некоторых случаях целесообразно применять схемотехнические решения, значительно уменьшающие влияние температурной нестабильности. Например, для ЦАП с токовым выхолом в цепь опорного напряження можно включить внешний стабильный резистор Предназначенный для этой цели резистор можно использовать только совместно с внешним ОУ и согласованным с инм по температурному коэффициенту сопротивления (ТКС) резистором обратной связи.

Измеренне статических параметров первой группы, характеризующих энергетические показатели, не представляет трудностей и здесь рассматриваться не будет

5.1 1 ИЗМЕРЕНИЕ С ПОМОЩЬЮ ЦИФРОВОГО ПРИБОРА

Одним из простейших методов измерения параметров XII является метод с непосредственным применением цифрового вольтметра или миллиамперметра [17]. Структурная схема измерителя,

реализующего данный метод, приведена на рис. 5.1, а. Измеритель работает следующим образом. От генератора кода подается кол. соответствующий иоминальному иулевому значению выходной величины, и измеряется ее действительное значение, которое является напряжением смещения нуля. Затем подается конечное значение кода и по отклонению выходной величины от номинального значения определяется коэффициент преобразования. Измерение иапояжения смещения иуля и коэффициента преобразования производится при отключениых регулирующих элементах. Затем подключаются элементы, регулирующие напряжение смещения нуля и коэффициент преобразования, и устанавливаются номинальные значения выходной величниы в конечных точках ХП. На вход измеряемого ЦАП от генератора кола последовательно подаются коды, соответствующие проверяемым точкам, и измеряется выходиая величииа. Отклонение ее от номинальных значений, соответствующих этим точкам, пропорционально нелинейности. Так как требования к погрешности измерения выходного напряжения (или тока), смещения иуля и коэффициента преобразования значительно ниже: класс точности цифрового прибора выбирается исходя из требований обеспечения точности измерения нелинейности и дифференциальной нелинейности. Учитывая, что в процессе производства ИС ЦАП необходимо обеспечить производственные запасы параметров, покрывающие погрешность измерения, измерительный прибор должен иметь иелинейность по крайней мере на порядок меньше, чем неличейность проверяемого изделия. Для большинства серийно выпускаемых приборов нелинейность не нормирована, поэтому перед их использованием необходимо проводить дополнительную поверку этого параметра. В качестве измерительного прибора рекомендуется применять интегрирующие приборы, которым свойствениа малая нелинейность. В тех случаях, когда для измерения используется несколько диапазонов измерительного прибора или меняется полярность измеряемой величины, например, при контроле




Рис. 5.1. Схемы измерения ХП с помощью цифрового прибора

параметров биполярных ИС ЦАП, особое винмание необходимо обратить на иногда возинкающие дополинтельные погрешности.

При подключении измерительного прибора следует учитивать и падемие мапряжения в общик проводах. Цля подключения общего вывода измерительного прибора необходимо предусмотреть отдельзую линиво, непосредствению связанную с общим аналоговым выводом -ИС ЦАП (это позволяет значительно-уменьшить дополнительные потрешности знамерения).

Перед проведением намерения целесообразно провести компенсацио маряжения съещения и угля и отрегулировать коэффициент преобразования таким образом, чтобы номинальные всел разрядов соответствовали целым числам. Это упрощает расчет нелинейности и дифференциальной и елинейности, особенно когда отсутствуют

средства вычислительной техники.

Приведенный метод контроля параметров ХП из-за инзкой производительности (так как результаты отсчитываются визуально) может быть использован только для контроля единичных микросхем, например на входном контроле или при лабораторных исследованиях. Измерения на основе этого метода можно автоматизировать. Для этого достаточно цифровой прибор с помощью соответствующего интерфейса подключить к микро-ЭВМ (см. рнс. 5.1, б). Здесь ЭВМ управляет процессом задания кода и измерения, а также проводит расчет напряжения смещения нуля, коэффициента преобразовання, нелинейности и лифференциальной нелинейности, поэтому схемы регулировки напряжения смещения иуля и коэффициента преобразования могут отсутствовать. Быстродействие системы в основном зависит от быстродействия цифрового прибора. Учитывая, что быстродействие высокоточных цифровых приборов составляет единицы или лесятки измерений в секуиду, измерение всех точек ХП занимает значительное время (измерения продолжаются несколько минут даже для невысокоразрядных ПАП)

Узмерение нелинейности с помощью опорного цап

На рис. 5.2 приведена структурная схема измерителя, осуществляющего коитроль ислинейскогся смощью опорного ЦАП [45]. Схема раболает следующим образом. Генератор колад, управляемый блюком структурнам, устамавивает измальное значение кода и запускает схему регулювам изгружения мещения муля. Регулирова производится долушения мещения муля. Регулирова производится долушения мещения муля образоваться и установителя установителя установителя и из при запускает установителя смощения запряжение мещения муля образ ЦАП. Заст равентку значение коде им знадолечно производится регулировая корефизицента пресобазования




Рис. 5.2. Схема измерения ХП с помощью опорного ЦАП

После совмещения XII от генератора кода из опоримй и вымеремый ЦАП подается последовательное ваменяющийся код. Если характеристики преобразования различаются, на выходо ОУ повядется напражение, прогорциковальное различающих сигналов обоих ЦАП и характеризующее нелинейние выходимих сигналов обоих ЦАП и характеризующее нелинейние выходимих сигналов обоих ЦАП и характеризующее нелинейний выходом обоих ЦАП и характеризующее перамимет задавиюе обора обора обора превышает задавиюе обора обора

Для определения фактического значения нелинейности, а также расчета дифференцальной нелинейности схема имеет быстродействующий цифровой измерительный прибор, работающий совместию с микропроцессором или микро-ВВМ. Высокой точности измерительного прибора в этой схеме не требуется. Используемый для измерения опорный ЦАП может иметь такое же число разрядов, как и измеряемый, однамо ето нелинейность должима быть на порядок меньше нормируемого значения нелинейности проверяемого UC ЦАП. Быстродействие данного измерителя значительно выше предыдущего и определяется в основном временами установления опорного и имеерамется значи дати.

6.1.3. ИЗМЕРЕНИЕ ДИФФЕРЕНЦИАЛЬНОЙ НЕЛИНЕЙНОСТИ С ПОМОЩЬЮ ЗАПОМИНАЮЩЕГО ОУ

Дифференциальная иелинейность может быть определена с помощью устройства, показанного на рис. 5.2. Для этого ЭВМ должна рассчитать размость результатов двух соседних измерений, т. е. разность нелинейности в соседних точках. Для контроля




Рис. 5.3. Схема измерения с запомнивющим операционным усилителем

дифференциальной нелинейности может использоваться более простое устройство, структурная схема которого показана на рис. 5.3.

Устройство работает следующим образом. Для приведения среднего значения ступени квантования к номинальному производится регулировка коэффициента преобразования измеряемого ЦАП. Для этого на оба ЦАП подаются конечные значення кода, SI замыкается и с помощью схемы регулировки коэффициента пре-образования устанавливается иулевое напряжение на выходе ОУI. Затем ив измеряемый ЦАП подается код, соответствующий включению всех младших разрядов до проверяемого, а на опорный ЦАП — код, соответствующий включению проверяемого разряда; замыкаются ключи S1, S2, и ОУ2 под действием отрицательной обратной связи компенсирует разницу выходных сигналов (из-за различия кодов и несовпаления ХП) и устанавливает нулевое напояжение на выходе ОУЛ, После отключения S2 компенсирующий сигнал запомнивется конденсатором. Значення кодов обоих ЦАП увеличиваются на единицу, т. е. для опорного ЦАП дополнительно включается младший разряд, в для измеряемого - проверяемый разряд и выключаются все младшие до проверяемого. На выходе ОУІ появляется напряжение, пропорциональное дифференциальной нединейности. Превышение этим напряжением заданных пределов оценивается компараторами или измеряется измерительным прибором, работающим совместно с ЭВМ.

Учитывяя, что в данной схеме использован так называемый приници самопроверки, т. е базой отсчета въляется значение выходной величины измеряемого ЦАП (при коде, соответствующем приниции самостино всех младших разрядов до проверяемого), опоряный ЦАП выполняет аспомогательную роль (мещает измерения) величину к нулевому значению), не обустовлявает погрешиюсти измерения. Он может мистр, значительную пелинейность. Для обеспечения точности измерения достаточно, чтобы опорный ЦАП был стабильным в течение времения проведения одного шкля знамерение да значение его младшего разряда равнялось среднему значеную ступени квантования измереного ЦАП (с точностью, которяя определяется необходимой точностью измерения дифференциальной неизиейности) Осуществление этих требований не представляет грудностей.

5.2 АППАРАТУРА ДЛЯ ИЗМЕРЕНИЯ СТАТИЧЕСКИХ ПАРАМЕТРОВ ЦАП

5.2 1 ИЗМЕРЕНИЕ СТАТИЧЕСКИХ ПАРАМЕТРОВ ПАП К594ПАТ

Во время технологического процесса изготовления ЦАП КЭФИТАІ подверается функциональной вастройке. Настройке про-изводится подрезанием токозадающих резисторов вазерным лучом восемь младишх разряды мастранавлятся по обсолютому значению тока, а старшие разряды — по дифференциальной нелинейности Для функциональной настройки можно использовать устаному 14 КТЛ 800-007 [144] или цифровой миллиамперметр с нелинейностью не более (0,1% и устройство измерения дифференциальной нелинейности, аналогичное описанному в п 5.1.3 При настройке достигается уменьшение и дифференциальной нелинейности, аналогичное описанному в п 5.1.3 При настройке достигается уменьшение дифференциальной нелинейности до значения 0,05 ... 0,1 ЕМР Функциональная настройка может быть окончена и при более высоких значениях дифференциальной нелинейности, однако наличие значительного технологического запаса благоприятно выкод голядия коделий при последующих операциях превациях превациях превациях пресы дижения выкод голядия коделий при последующих превациях премация премациях превациях превациях премациях премация предация пр

а также обеспечнвает небольшое значение нелниейности

Учитывая, что в технических условиях на ИС К594ПА1 нелинейность не нормирована, проверку статических параметров этнх микросхем можно проводить на сравнительно простой контрольноизмерительной аппаратуре Она построена на базе широко распространенных автоматических измернтельных систем (АИС) тнпа «Интеграл» нли «Вахта», имеющих управляющее устройство (ЭВМ), комплект программируемых источников питания, компараторы напряжения и тока с программируемыми уровнями компарирования, а также цифровой измеритель средней точности, работающий с ЭВМ. Когда АИС работает в режиме ГОДЕН — БРАК, измеряем ая величина с помощью компаратора сравнивается с предельно допустимым значением без определения ее фактического значения (это значительно повышает производительность) Возможен также режим оппеделения фактического значения измеряемой величины. Система дополнена опорным ЦАП, тремя ОУ и элементами коммутацин (рис 5.4). Дополнительная часть конструктивно выполнена в виде самостоятельной приставки. Здесь ОУІ использован в качестве схемы регулирования коэффициента преобразования. Его выходное напряжение суммируется с напряжением источника опорного напряжения После отключения \$1 этот сигнал запоминается конденсатором В остальном процесс измерения аналогичный описанному в п 51.3 В качестве опорного ЦАП используется ИС К594ПА1 Его нелинейность на погрешность измерения дифференциальной, иелинейности не влияет

Так как погрешность суперпозиции в ИС К594ПА1 незначнтельна, коитроль диффереициальной нелииейности достаточно производить в двенадцати точках соответствующих основным




Рис 5.4. Структурная схема тестера измерения ИС К594ПА1

переходам, т. е. в переходах 000 ... 000—000 ... 001, 000, 001—000 010, 000 ... 011—000 ... 100, 001 111—010 ... 000, 011 ... 111—100 000.

5.2.2. ИЗМЕРЕНИЕ СТАТИЧЕСКИХ ПАРАМЕТРОВ ЦАП К1118ПА1

Учитывая, что 8-разрядный ЦАП К1118ПА1 не подвергается функциональной настройнее, а интетральная технология не позволяет обеспечить значительные технологические запасы параметров.




Рис. 5.5. Схема измерения ИС К1118ПА1

необходимо наиболее полно оценить параметры характеристики преобразования. Для измерения статических параметров, как и в предыдущем случае, используются аппаратура, предназначенная

для цифровых микросхем, и дополнительный олок.

На рис. 5.5 приведена структурная схема измерителя, предназначенного для измерения статических параметров ИС К1118ПА1, состоящего из автоматической измерительной системы «Интеграл» или «Вахта» и дополнительного блока. Кроме блоков АИС имеются 8-разрядный регистр, восемь ключей, опорный ЦАП, ОУ, компаратор напряжения, схемы регулирования напряжения смещения нуля и коэффициента преобразования. Измеритель работает следующим образом.

По командам ЭВМ АИС производятся компенсация напряжения смещения нуля и регулировка коэффициента преобразования измеряемого ЦАП. После этого осуществляется последовательное включение отдельных разрядов обонх ЦАП и каждый раз разность их выходных токов усиливается с помощью ОУ и подается на компаратор. Если ток измеряемого ЦАП больше тока опорного ЦАП, компаратор передает единицу в соответствующую яченку регистра. После проверки всех разрядов в регистре будет записан код, соответствующий включению тех разрядов, которые дают положительное отклонение выходного тока относительно опорного. Затем с помощью ключей этот код подается к обонм преобразователям и производится оценка нелинейности именно в той точке, где ее значение является максимальным.

Определение дифференциальной нелинейности осуществляется в восьми точках, соответствующих основным переходам. Для этого используется такой же принцип измерения, как и в ЦАП К594ПА1. Так как для оценки 8-разрядных ЦАП нелинейность опорного ЦАП должна быть порядка 0,01%, его построение не представляет

больших трудностей.

Учитывая, что в процессе производства 10-разрядного ПАП К1118ПА2 и 8-разрядного ЦАП 1118ПАЗ функциональная настройка не произволится, для исключения брака после сборки необходимо обеспечить как полную оценку параметров, так и проверку правильности функционирования схемы на пластине. Необходимо учитывать также расширенные функциональные возможности ИС К1118ПА2 (работа от уровней ТТЛ и ЭСЛ, наличие парафазных входов и входного регистра, возможность выключения выходного сигнала и получения его максимального значения без нарушения предыдущего кода, хранимого в регистре), в результате чего значительно возрастает число измерений. Для проверки статических параметров этих ЦАП используется тестер, позволяющий проводить контроль на пластинах и измерение всех статических параметров как при иормальной температуре, так и в диапазоне температур (для этого предусмотрена возможность подключения тестера к камерам тепла и холода). Тестер имеет два рабочих места (пульта), под ключаемых поочерелио.

На рис. 5.6 приведена структурная схема тестера. Он состоит из измерительного (опорного) ЦАП, блока питания с программируемыми источниками напряжения, опорного источника питания с иссколькими дискретными значениями напряжения и коммутатора, осущест-




Рис. 5.6. Структурная схема тестера измерения ИС КП18ПА2, КП18ПА3

вляющего соединение необходимых схем измерения. Для измерения используется виешний цифровой измерительный прибор, внутренний быстродействующий измеритель разностного напряжения, необходимый при коитроле нелимейности разницы выходных напряжений опорного и измеряемого ЦАП. Устройство сопряжения, траисформирующее канал данных к требуемому формату, панель управления и индикации, позволяющая задавать категорию норм и режим измерения, а также индицировать результат контроля без дисплея ЭВМ, дистанционный пульт управления, интерфейс и управляющая ЭВМ выполняют общензвестные функции.

Тестер может комплектоваться отдельной ЭВМ с необходимыми виешними устройствами, или несколько тестеров могут подключаться к центральной ЭВМ, укомплектованной этими устройствами. В этом случае возможна экономия аппаратурных средств и производственной площади.

Тип микро-ЭВМ — «Электроника 60 М» модификации 15 ВМ16-012. Выбор программ и режима работы осуществляется с помощью программных переключателей. Программа измерения позволяет аппроксимировать характеристику преобразования по методу наимень-

ших квадратов.

ЭВМ тестера работает под управлением операционной системы ОСДВК. Кроме того, имеются управляющая и рабочая программы. Они составлены на макроассемблере, что позволяет получать максимальное быстродействие. Управляющая программа универсальна. Конкретные режимы измерения, допустимые пределы параметров. последовательность выполиения измерений и другие индивидуальные характеристики задаются рабочей программой, составляемой для каждого типа ИС. Разработанные программы позволяют набирать статистику, строить гистограммы распределения параметров и т. д.

Основные технические характеристики тестера:

Средите время одного вимерения при месольговании висшисто цефорового приборо типа [ПУИЛ], ме Средите время одного вимерения при мелольговании витутрениего прибора, ме при метольговании витутрениего прибора менорос меноро вимереной микросисми число выводов кимереной микросисми число выводов кимереной микросисми число видопов кимереной микросисми предистивного при при число видопов при при меноро при	Не более 500 Не более 5 Не более 2 Не более 32 2 2
	1
Число источников тока	i

Полярность, днапазон, значение напряжения или тока, значение ограничения напряження или тока источников питания программируются.

Таблица 5.1. Параметры источников напряжения

Максималь- ное значе- нне напря- жения, В	Ступень каантова- иня, ыВ	Погрешность установки напряжения	Ток нагруз- нн, А	Тон ограничення, А
±10	2	$\pm (0.5\% U_x + 10 \text{ mB})$	0,5	0,1; 0,5
±4	2	$\pm (0.2\% U_x + 4 \text{ mB})$	0,1	0,025; 0,1
±10	5	$\pm (0.2\% U_x + 10 \text{ mB})$	0,1	0,025; 0,1
±20	10	$\pm (0.2\% U_x + 20 \text{ mB})$	0,1	0,025; 0,1

Таблица 5.2: Параметры источников тока

Максимальное	Ступень кванто-	Погрешность	Максимвльное
значение тона, мА	вания, мкА	установки тока	напряжение, В
±10 ±100	5 2	±(0,2% / _x + 10 mkA) ±(0,2% / _x + 4 mA)	

Параметры измерительного ЦАП

Диапазон выходного	напряж	кени	я,	В			±10,24
Ступень квантования,	мВ						2,5
Погрешность, % .							Не более ±0,2
Напряжение смещения	в нуля,	мВ		,			Не более ±10
Ток нагрузки, мА .							Не менее 5

Параметры измерителя разностного напряжения

$\pm (0.5\% U_x + 3 \text{ MB})$	- 71:	иапазон	измерения,	в.					土0,2; 土2
Входиое сопротивление, кОм . Не межее ! $\pm (0.5\% \ U_x + 0.3 \ \text{MB})$ (для диапазона $\pm (0.5\% \ U_x + 3 \ \text{MB})$ $\pm (0.5\% \ U_x + 3 \ \text{MB})$	П	остоянны	е времени	нитегра	рован	HR.	мс		0,064; 0,256; 4; 20
Входиое сопротивление, кОм . Не межее ! $\pm (0.5\% \ U_x + 0.3 \ \text{MB})$ (для диапазона $\pm (0.5\% \ U_x + 3 \ \text{MB})$ $\pm (0.5\% \ U_x + 3 \ \text{MB})$	41	нсло раз	оядов выхо	пного	кода				12
Погрешность измерения, не более $\pm (0.5\% U_* + 0.3 \text{ мВ})$ (для днапазона $\pm 0.2 \text{ B}$ $\pm (0.5\% U_* + 3 \text{ мВ})$									
(для днапазона $\pm 0.2 \text{ B}$) $\pm (0.5\% U_x + 3 \text{ MB})$									$\pm (0.5\% U_x + 0.3 \text{ MB})$
									(для днапазона ±0,2 В);
									$\pm (0.5\% U_{\pi} + 3 \text{ MB})$
(для днапазона +2 B)									(для диапазона ±2 В)

Таблица 5.3. Параметры источника опорного напряжения

Номинальное явпряжение, В	Погрешность установки напряжения	Ток наг- рузки, иА	Номинальное напряжение, В	Погрешность установки напряжения	Ток наг.
-1,024; +1,024 -1,25; +1,25 -2,5; +2,5	$\pm (0.1\% U_x + + 2 \text{ MB})$ $\pm (0.1\% U_x + + 2 \text{ MB})$ $\pm (0.1\% U_x + + 2 \text{ MB})$. 50 50 50	-10,24; +10,24 -10,56; +10,56	±(0,1% U _x + +10 MB) ±(0,1% U _x + +10 MB)	10

5.3 МЕТОЛЫ ИЗМЕРЕНИЯ ЛИНАМИЧЕСКИХ ПАРАМЕТРОВ ПАП

Методы измерения, принципы построения и структура измерителей динамических параметров быстродействующих ЦАП, с одной стороны, имеют много общего для всех видов ЦАП, с другой отличаются рядом требований и особенностей измерения динамических параметров ЦАП, зависящих от конкретных типов ЦАП и принципов их построения. Учитывая, что аппаратура измерения линамических параметров ЦАП должна обладать универсальностью, сначала рассмотрим общие методы и принципы построения аппаратуры измерення динамических параметров ЦАП, а потом приведем

конкретные схемы для конкретных типов ЦАП.

Динамические свойства ЦАП, как правило, определяются временем установлення выхолного напряжения или тока, в результате чего основное внимание в дальнейшем будет уделено его измерению. Другие динамические параметры ЦАП (время переключения, время нарастания и т. д.) чаще всего измеряются при конструктивных испытаниях (при проведении научно-исследовательских и опытно-конструкторских работ) или при исследовании динамических характеристик ЦАП. Форма выходного импульса ЦАП имеет плоскую часть и выбросы на плоской части и в паузе, поэтому измерения его отдельных параметров, характеризующих переходные процессы ЦАП, производятся известными методами импульсной техники. Для их определения используется осиналографический метод измерения, нмеющий большую уннверсальность и широкие возможности. Наиболее подходящими для этой цели являются вычислительные осциллографы или с цифровым отсчетом, например С1-102, С1-91 и др. При серийном выпуске ИС ЦАП эти динамические парамет ры, как правило, являются справочными данными и не измеряются Кроме того, выбросы, время переключення, время нарастання во многом зависят от места, способа и конструктивных параметров схемы окружающей среды, в которой работает ЦАП. Учитывая, что динамические свойства ЦАП в основном определяет время установлення, а измерение других динамических параметров ЦАП можно осуществить непосредственно осциллографом, последующий материал будет посвящен измерению времени установления.

5 3 1 МЕТОДЫ ИЗМЕРЕНИЯ И ПРИНЦИПЫ ПОСТРОЕНИЯ ИЗМЕРИТЕЛЕЙ ВРЕМЕНИ УСТАНОВЛЕНИЯ ЦАП

На рис. 5.7 приведена структурная схема измерения времени установления ЦАП сравнением выходного сигнала преобразователя с эталонным сигналом [37]. В ней на входы измеряемого ЦАП, кроме входа младшего разряда, подаются прямоугольные импульсы от генератора тестовых импульсов (ТИ) На вход младшего разряда



Рис. 5.7. Схема измерення времени установления ЦАП методом сравнения

от того же генератора поступают напряжения лог. 0 и лог. 1. С помощью регулятора уровану устанавлявается необходимый порог срабатывания компаратора, значение которого выбирается из ряда ±0.5: ±1.2 ЕМР. Обычно порог срабатывания компаратора ра вен ±0.5 ЕМР. Время установления измеряется по экрану осциалографа, фиксируя продолжительность от момента изменения вколното кола до момента, когда выходной сигнал компаратора развется в соответствующее осстояние. Недостатком этого от ответа възганство гораниченный частотный диапазон, большие погрешности измерения, обусовленные осщаллографическим методом измерения и погрешности измерения и участвительность осщаллографа поступает большой сигнал, а чуаствительность осщаллографа должна быть высокая, происходит насъщение входного усилителя осщилогова.

 $\dot{\rm H}_{\rm B}$ рис. 5.8 приведена структурная схема взмерителя, принции работы которого айалогичен описанному в. 4(6). Прямоугольных отвляющий галонный списан от вызоватильным сигналом цифрового входа ПАП, не совявадений по фазе с выходиям сигналом цифрового входа ПАП, не совявадений по фазе с выходиям сигналом ЦАП, суминурется с последним. Амплитуда эталонного прямоугольного сигнала. $U_{\rm BM}$ регулируется до точного совяваения с амплитуло выходимого сигнала. $U_{\rm BM}$ по окончании пересодных процессов. Это обеспечивает наблюдение переходного процесса на экране сощилографа относительно нуджевого уровия. $\dot{\Phi}$ миксирующие диоды VDI. BDZ ограничивают отключение цифрового входа ных процессов, что существенно уменьщает время восстановления перегурзки осигалографа. При переключении цифрового входа млад цието разряда из положения динамический «ДИН» в положение лого или лого или лого. В или лого. В или лого. В или лого. В нах мого. В нах мого сильлографа социалографа будут наблюдаться импульного в населения пределяем пределяем




Рис. 5.8. Схема измерения времени установления IIAП с компенсацией установившегося значения выходного сигнала

см с частотой генератора и амилитуаой, развиой зидчению младшего разряда LMП относительно нулевого уровия. При этом время установления определяется как время, всобходимое для того, чтобы мапряжение отключения от нулевого уровия не превышало (с ±1/2) ЕМР. Если требуется измерить томого ремя установления мапряжения полной шкалы, то импряжение эталонияето примоугольного сигиала U, на вход социалютрафа не подается, что упроцает поцесс камемения.

от значения младшего разряда.

На рис. 5,9 показана структурная скема устройства контроля времени установления ЦАП при упомянутой кодолой комбинации [46]. Все разряды ЦАП, кроме старшего, возбуждаются парадлельно с помощью генератора прямоусольных импульсов. Этот же сигная после инвертора подвется на старший разряд, вызывая его включение в момент выключения всек остальных разрядов. Выходной сигнал ЦАП при этом представляет собой примоугольный импульс заминитура АО относительно уровия, равного половие подной шкалы. Выход ЦАП связан со вкодом осциалографа только по переменному току, и постоямия ссстальяющая выходиого сигналь и переменному по жи случае сокументору по король по кор




Рис. 5.9. Схема контроля времени установления ЦАП в режиме слежения





Рис. 5.10. Схема измерителя времени установления ЦАП со стробированием

осциллографа или компаратора, обусловленные большим перепадом сигнала на выходе измеряемого ЦАП.

На пис. 5.10 приведена структурная схема измерителя временн установления ЦАП со стробированием в реальном масштабе 1471. На измеряемый ЦАП поступают периодически чередующиеся коды с частотой, в два-три раза меньшей максимальной частоты смены кодов. Если бы отсутствовали временные искажения сигнала на выходе ЦАП, то на некотором уровне постоянной составляющей выходного сигнала он представлял бы прямоугольные импульсы, амплитула которых равна (или близка) единице младшего разряда. С помощью фильтра, инвертора и усилителя постоянная составляющая выходного сигнала ЦАП компенсируется, и на вход стробирующего ключа S1 поступает только перемениая составляющая в виде нскаженного выбросами прямоугольного импульса (рис. 5.11). Стробнрующий импульс с короткой, но вполне определенной длительиостью тех рормируется от фронта импульса, прошедшего через управляемую кодом линию задержки. Импульсы на входе линии задержки имеют ту же частоту н фазу, что н импульсы, управляющие сменой кодов ЦАП, Шаг дискретизации в линии залепжки с цифповым управлением составляет 0.2...0.5 т.т. Первона-



Рнс. 5.11. K определению времени установления ЦАП

чальное время задержки устанавливается равным некоторому значеиию t_m , превышающему оцениваемое время установления t_m . Сигиал в виде короткого импульса со стробирующего ключа \$1 поступает на интегратор, время интегрирования которого задает устройство управления и составляет 100 или более периолов импульсного сигнала, поступающего на линию задержки. Напряжение на выходе интегратора в конце интервала интегрирования через ключ S2 переписывается в аналоговое запоминающееся устройство АЗУ1. Это напряжение пропорционально усредненному за 100 или более периолов отклонению мгновенного значения выходного сигиала ЦАП от среднего значения двух уровней. Время задержки линии с заданным шагом дискретизации постепенно уменьшается. При этом результаты интегрирования стробируемых сигналов для каждого значения времени задержки записываются в АЗУ2 с помощью S3. Компаратор напряжений сравнивает напряжения на АЗУІ и АЗУ2 и выдает команду в устройство управления на изменение кода, управляющего линией задержки. Как только разность сравниваемых напряжений превысит заданное значение, изменение кода прекращается. Полученный код представляет собой закодированное значение измеряемого времени установления t_{SU} .

В быстродействующих ЦАП, как правилю, имеют место выбросы мимульсов, амплитулы которых во много раз превышает веничниу ЕМР. На рис. 5.12 приведена сехема измерения времения установления с запоминанием анализитулы выборки, позволяющая исключить влияне переходивых процессов в обеспечивающая изблюдение только интересующей части выходного изпряжения преобразователя [48]. Это достигается подачей тактовых имульсов из вход ЦАП и через импульсный трансформатор на днодный мост в схему преобразоващия с запоминанием амплитулы выборки. Трансформатор диференцирует тактовые имульсы так, что на мост передаются только кратковременные имульсы разной подпярности, сотоветствующие фроиту и срезу тактового импульса. Эти импульсы образуют на дмодах моста попеременно прямое и обратное смещение. Сигвами дмодах моста попеременно прямое и обратное смещение. Сигвами дмодах моста попеременно прямое и обратное смещене. Сигвами дмодах моста попеременно прямое и обратное смещение. Сигвами дмодах моста попеременно прямое и обратное смещение. Сигвами




Рис. 5.12. Схема измерения времени установления с запоминанием выборки


с выхода преобразователя проходят на выход моста лишь в те моменты премени, когда соответствующие диоды смещены в прямом направлении. Во время среза тактового импульса диоды смещены в прямом направлении, в результате чего, конденсатор на выходе моста заряжается выходимы ситналом ЦАЛІ. Во время фроита тактового импульса напряжение на конденсаторе остается неизменным, так как диоды смещены в обратиом направлении

В вяде случаел, особенно при измерении времени установления среднего быстролействия более высокоралряных ПАП (более 10 паловлов), чувствительность осния лографических устройств испостатовная, что значительно увединивает погрешность измерения Ляя устранения этого к выхолу ПАП полключается усилитель осрони. чивающий инжиюю часть импульса для исключения перегрузки входного усилителя осмиллографа, работающего при большой чувствительности. С помощью усилителей значительно «расстяєнвается» зона измеряемых амплитуд выходных сигиалов ЦАП, в которой определнется время установлении Коэффициент усплении таких усилителей лостигает весятки или сотии паз. а неличина ЕМР пои этом составляет сотии и более милливольт Одилко из-за ограниченной широкополосности усилителей и специфи ческих требований, предъявляемых к иям, памерение времени установления более быстродейств ующих ЦАП затруднено. Значительное влияние на измеряемый дараметр оказывают конструктивные паразитные параметры функциональных узлов и элементов, создающих режим измерения (компараторов, резисторов, токовых ключей, счетчиков и др.) Для избежании этого необходимо использовать измерители, работающие с трансформвиней временного масштаба, так как существующая я настоящее время элементная база и конструктинное исполнение узлов контрольно-измерительной авпаратуры обеспечивают построение измерителей времени астановления ПАП с удоваетворительной ногрешностью (10...20%) в диапазоне времен более 100...500 ис Учитывая, что в процессе динейной трансформации временного масштаба изменяется лишь спектр выходного сигиала преобразователя (выходной сигиал ЦАП). рансе рассмотренные методы измерения в большинстве случаев могут быть использованы и для измерения времени установлении более. быстродействующих ЦАП

5.4. АППАРАТУРА ДЛЯ ИЗМЕРЕНИЯ ВРЕМЕНИ УСТАНОВЛЕНИЯ ЦАП

5.4 I ИЗМЕРИТЕЛИ ВРЕМЕНИ УСТАНОВЛЕНИЯ ЦАП, РАБОТАЮЩИЕ В РЕАЛЬНОМ МАСШТАБЕ ВРЕМЕНИ

На рис. 513, 514 приведены структурная стема и аременийе дивераммы работы автоматического измеритела временну установления ЦАП [46], работающего в имали- и микросекундном дивпажовка време. Работа имеритела основана на принцине дволюто преобразования. Сизчала с помощью компараторою напряжения выжеряемое тремя преобразуется в прямоугольные имизульсы, длигельность которых пропорциональна измеряемом у времени. Далее эти имизульствотором профизуротся в примогрольные имизульсы, длигельность от тритером и преобразуется в прямоугольных начачения пряжения преобразуротся в пропорциональное напряжение постоянного тока. Прособразуротся в пропорциональное напряжение постоянного тока. Промесс измерения времени установления осуществлятелес стробированием компараторов, начиная с момента работальным одного як компаратором, фиксирующих момент отклопения выходного сигнала ЦАП от заданних значения ±0,5 EMP). В компе изменения длигельность





Рвс. 5.13. Схема автоматического измерителя временн установления. ЦАП с двойным преобразованем

Рис. 5.14. Временные дваграммы автоматического намерителя времени установления ЦАП с двойным преобразованием

выходных импульсов триггера I равиа длительности переходиого процесса измеряемого ЦАП. Эти импульсы с помощью преобразователя средних зиачений, выполняющего функцию $U_{\text{вых}} =$

 $=1/F_0U(t)dt=Kt_{SU}$, где t — период повторения импульсов; K — период повторения импульсов; K — поффициент пропорциональности, преобразуются в постоянное, про-

поримональное их длительности напряжение. Значение этого напряжения показывает счетно-регистрирующее устройство. Продолжительность времени измерения определяется выбранным числом N измерений в каждой стробируемой точке переходного процесса и шатом считывания (сдвига) стробинулькое M_S и равна $T_{SM} = N T_{SM} / M_S$.

Погрешность измерения времени установления в основном определяется разрешающей способностью замыпнузаного на временного параметров анализатора сигнала. Это, в свою очередь, завнент от амплитуды внализируемого сигнала, чувствительности по времени и по амплитуде комплатуде можна и по премения по амплитуде комплатуде можна и по погрешность вносит преобразователь длительности выходных импульсов тритгера I в постоянное напряжения. Спосовное можна при пристем преобразователь длительности выходных импульсов тритгера I в постоянное напряжение.

На рнс. 5.15, 5.16 приведены структурная схема и временные днаграммы измерителя времени установления ЦАП, работающего по принципу компарирования выходного сигнала ЦАП с последующим (классическим) цифровым измерением временного интервала [37].

В исходяюм состоянии на компараторы нарэжения KHI - KHB сигналы не подаются и на их выходах устанавливаются уровим лог. О. При этом выход тритгера находится в произвольном состоянии. С появлением на входах ЦАП запускащието тестового импульса счетчик переходит в исходное нулевое состояние и начинает подсчет тактовых импульсов. Выходяю сигила ЦАП потупает на входы компараторов, имеющих уровин срабатывания $U_{\rm c} < U_{\rm c} < U_{\rm c} < U_{\rm c} < U_{\rm c}$ сустоответственно (см. рис. 5.6), которые при превышения амплитуды выходного сигила. ЦАП их уровией срабатывания выдают информацию на формировател формитов и срезов импульсов, сосаниемные со схемами ИЛИ. Система компараторов, формирователей формитов и срезов, а также схемы ИЛИ вырабатывают.



Рис. 5.15. Схема измерителя времени установления ЦАП, работающего компараторным методом

митульсы управления триггером, прекращающие работу счетчика в момент входа выходного сигнала ЦАП в эону заданиой точности (см. рис. 5.16). Число импульсов, записание в счетчике, определяет измерениюе время установления ЦАП. Аналогичным сбрезом работают измертители времени установления, описаниме в 149—521.

Для измерения времени установления более быстродействующих и высокоразрядных ЦАП, как правыло, имеющих осцилляции выходного сигиала, а также разброс выходного тока (из-за разного тока потребления), ранее рассмотренные измерители из-за большой по-

грешиости измерения малопригодны.

На рис. 5.17, 5.18 приведены структуриая схема и временные диаграммы тестера, обеспечнавющего измерение времени установжения 12-разрядных ЦАП, работающих в субмикросекундном диапазоне [53, 163], например ЦАП К594ПА1.




Рис. 5.16. Временные днаграммы измерителя времени установления ЦАП, работаюшего компараторным методом, при вхождении в зону установления со стороны верхмето (а) и нижиего (б) усовкей




Рис. 5.17. Схема измерителя аремени установления ЦАП субми кросекундного днапазона

Рис. 5.18. Временные днаграммы, поясняющие принцип дейстаня измернтеля аремени установления ЦАП субмикросекумдного днапазона

Измеритель работает следующим образом. После подключения измеряемого ЦАП и поступления импульса запуска измерения блок управления 17 вырабатывает напряжение на своем четвертом выходе, поступающее на источник питания 8, который одновременно подключает к измеряемому ПАП источник напряжения питания. Блок управления 17 аырабатывает на пераом выходе импульс, устанавливаю-щий а иуль счетчик пересчета 27, аыходиой счетчик 26, счетчик усредвения 11 по N измерениям. На атором аыходе блока управления вырабатывается нмпульс, осуществляющий предварительную установку делителя частоты на 2 в выбранное оператором положение. На третьем и пятом выходах блока управления вырабатывается управляющее напряжение, аключающее блок измерения опорного уровия 12 и выключающее блок уровией 15, первый триггер 18, аторой и пятый элементы И 22 и 23. Этими переключениями обеспечиваются сблос показаний предыдущего измерения и аключение режима измерения уровия отсчета. Импульсы запуска генератора запускающих импульсов І делятся по частоте а первом делителе 2 и запускают измеряемый, ЦАП 3. Следовательно, выходной ток преобразователя 3 изменяется от максимального до минимального значения. В преобразователе ток — напряжение 4 выходной ток ЦАП 3 преобразуется в напряжение и поступает на первый аход блока сравнения 9, где сравнивается с выходным напряжением первого сумматора 14. Так как при этом блок уровней выключен, то аыходное напряжение этого сумматора определяется выходным напряжением ЦАП /3. управляемого выходным кодом блока 12 Кроме того, сигнал тенератора запускаюших импульсов через делитель частоты б, имеющий тот же коэффициент деления, что и делитель частоты 2, поступает на блок 12 Импульс на выходе делителя частоты 6 запаздывает по отношению к импульсу на выходе делителя 2 на No периодов частоты повторения генератора 1. Величниу № определяет оператор предварительной установкой делителя частоты 2 и может выбирать в пределах 0... Истре No-коэффициент деления делителей частоты, тем самым менять аременную задержку импульса на выходе второго делителя по отношению к импульсу на выходе пераого делителя от 0 до Т. (Т. - период повторения запускающих импульсов). Импульсы с выхода второго делителя запускают блок измерения 12 опориого импульса, Информация о конце измерения опорного импульса поступает на первый аход блока управления 17, который синмает напряжение со своего третьего выхода, выключая блок 42 и аключая блок 15. На пятом выходе блока 17 появляется

маприжение, включающее второй в лехнай всементи, И 22 и 23 и свикающее бло кирому первого гритегра И. Съскурший вижурье с вылод формурователя имущьсов 7 опроскцимает первый тритегр 18, который, в смою онередь, включает, первый, третий и четелерий вементи И 19, 2 и и 25. После чето счетные мильносы тепратаю 16 проходят через третий всементи И 19, 3 и торой зомечент ИЛИ 28 и поступают на сумимуроший счетик 29 Съскурший вижурье формуроваревателя опарацияте первый тритегра в иссолиее положение, и поступление счетики вижурьской на сумимуроший сечетик 29 поступают сечетики выборыма такой, что за первод потругосечетик 29 поверащиется. Емекстот сечетика выборыма такой, что за первод потруго-

ния импульсов формирователя 7 он полностью заполнится В первом 14 й втором 10 сумматорах к опорному напряжению добавляются и из яего вычитаются уровне отсчета, генернруемые в блоке уровней, равные, например, половние младшего разряда. Ситвал выхода преобразователя 4 лоступает на входы блоков сравнения 9 н 5. на вторые входы которых подают напряжения, вавные уровням отсчета. Когда мгновенное значение сигнала превысит уровень отсчета, поданный на второй вход блокв 5, или станет меньше уровня отсчета, поданного на второй вход блока 9, на выходе данных блоков появится импульс Выходной импульс блока 9, свидетельствующий о выходе уровня сигнала за заданные уровни отсчета, проходит первый элемент И 19, первый элемент ИЛИ 30 н производит сброс суммирующего счетчика 29. Аналогично импульс с выхода блока 5 проходит четвертый элемент И 25, первый элемент ИЛИ 30 н производит сброс суммирующего счетчика 29. Последини сброс суммирующего счетчика производится синхронно с полачей сигнала на последний вход с преобразователя 4 (т. е. выходного сигналв измеряемого ЦАП) в зону между заданными уровнями отсчета. Следовательно, код суммнрующего счетчика будет $m_1 = M - m = (T_n - t_1)/T_{c_n}$, где $M = T_n/T_{c_n} -$ рикость суммирующего счетчика 29; Т - период повторения импульсов запуска; 11 - время

последиего входа сигнала в зону между уровнями отсчета, T_{cs} — период счетных импульсов.

Выходной импульс формирователя импульсов 7, инвертированный в элементе НЕ 20, поступает на четвертый элемент И 25, блокируя сброс суммирующего счетчяка 29 концом исследуемого импульса. Следующий импульс формирователя импульсов проходит через открытый пятый злемент И 23 и переводит второй триггер 24 в другое положение. При этом открывается второй элемент И 22 и счетные импульсы генераторя 16 начинают поступать на счетчик пересчета 27 и череа второй элемент ИЛИ 28 на вход суммирующего счетчика 29. После поступления т счетных импульсов на выходе счетчика 29 появляется импульс, возвращающий второй триггер 24 в исходное положение. Второй элемент И 22 закрывается. поступление счетных импульсов прекращается. Код измеряемого времени установления перенесен в счетчик переноса 27. Следующий импульс формирователя 7 опять опрокидывает первый триггер 18, и начинается повторное измерение времени установления. Импульсы формирователя также поступают на счетчих усреднения // по N измерениям. Так как измерение времени установления производится один раз в два периода повторения импульсов запуска, емкость счетчика составляет 2N После N кратного нзмерення времени установления (после 2V периодов импульсов запуска) на выхоле счетчика усреднения по N измерениям вырабатывается импульс, поступающий на второй вход блока управления 17 Прн этом синмается управляющее напряжение с пятого выхода блока управлення и измерение прекращается. На индикаторе выходного счетчика 26 будет индицироваться измеренное время установления исслевуемого ПАП.

Основные технические характеристики тестера

Днапвзон измерения и контроля времени уствиовления, мкс
ния, мкс
Потрешимость измерения, %
Производительность (без учета контактирования)
ИС/и:

в режиме измерения в режиме разбраковки 10±0,1 100...200 2,7...3,1 1,5...2,5 He 60nee 200 475×480×210 He 60nee 25 65×105×216

Конструктивно тестер состоит из базового измерительного блока, выносного пробинка и комплекта контакторов д гом числе комплекта комтакторов, расположениях на панели и предвазначенных для имерения и ремени установления в даназовое температурі. В базовом блоке размещенны основные узлы измертителя, кроме уснантеля-преме разоватоля. На предведения панели базового блока расположены пробинка. На зацией панели базового блока расположены контрольные гнезда. Пробинк со сменным контактором соединяется с базовым блоком с помощью удлинательного кабеля. На пробинке имеются кнопка ПУСК и световые наликаторы ГОДЕН—БРАК, дублированные с базовым блоком. При проверке днамических параметора ПЛП на панели пробинк отсоединяется от подставки и пометер и польстве к разържами МС, на панели.

Основным факторами, определяющими погрешность измерения времени установления ЦАП, ввляются: погрешность преобразования выходного тока в напряжение, погрешность определения опорного уровня установки, поддержания и фиксации уровней отсчета, погрешность цифоворого измесителя в воеменного интепвала.

Согласно алгоритму работы измерителя абсолютиая погрешность измерения времени установления ЦАП может быть описана выражением

$$\Delta t_{SI} = \pm \sqrt{\left(\frac{\sum U_{KTR}}{S_{TR}}\right)^2 + \left(\frac{\sum U_{KILATI}}{S_{ILATI}}\right)^2 + \left(\frac{t_{CR}}{\sqrt{12}}\right)^2},$$
 (5.1)

rze

$$\sum U'_{x \uparrow x} = \sqrt{\gamma_{\Sigma 1}^2 + \xi_{\Sigma 1}^2 + \kappa_{\Sigma 1}^2 + \theta_{\Sigma 1}^2}$$
(5.2)

— среднее квадратическое значение шумов, дребфов, амплитудиой нелинейности, времений задержки узлов канала тестовых импульсов; γ_{21} , ξ_{22} , κ_{23} , ξ_{23} — суммариме значения шумов, дребфов, амплитудиой велинейности, времени задержки в функциональных узлах квиала формирователя импульса начала измерения (источника ополного напражения, компаратов, делителей, сумматора и т.д.)

$$\sum U_{x \text{ un}} = \sqrt{\gamma_{\Sigma 2}^2 + \xi_{\Sigma 2}^2 + \kappa_{\Sigma 2}^2 + \theta_{\Sigma 2}^2}$$
 (5.3)

 среднее квадратическое значение шумов, дрейфов, амплитудной нелинейности, времениой задержки узлов канала выходного сигнала измеряемого ЦАП $Y_0 \stackrel{L}{\searrow} Y_0 \stackrel{L}{y_1} - c$ умиарине значения щуюта, довфом, виматудной нелинейности, веренени заведжения функциональных канадах формирования інкульса конца значення реализаций оправоляться учения с по тож, вымеряютеля, аколизатоть предобъяться учения предобъяться учения предобъяться учения предобъяться предобъ

5.4.2. ИЗМЕРИТЕЛИ ВРЕМЕНИ УСТАНОВЛЕНИЯ ЦАП, РАБОТАЮЩИЕ В ТРАНСФОРМАТОРНОМ МАСШТАБЕ ВРЕМЕНИ


Основным недостатком ранее приведенных измерителей динамических параметров ЦАП является отраниченный дипазол измеряемого времен установления со стороных малых времен. Иля измерения динамических параметров ЦАП в изно- и субивносекундном динамических параметров ЦАП в изно- и субивносекундном дамазованах необходимо использовать методы измерения, основанные

на линейной трансформации временного масштаба.

На рис. 5.19 приведена обобщенная структурная скма измерения времени установления ЦАП с линейной трансформацией временного масштаба. В ней выходной сигнал ЦАП непосредствению постунена вход стробпреобразователя. Полоса пропускания современных стрьобоскопических преобразователей достигает седини гитагери и более. В результате чего минимальное измеряемое время может быть росстаточно малым (единицы и доли наносекунд). Учитывая, что коэффициент трансформации стробоскопических преобразователей может быть достаточно большым (тысячи раз), полоса преобразованного сигнала получается достаточно узкая и обработка сигнала ве представляет трудкостей,

Методы и параметры измерителей времени установления и других динамических параметров ЦАП (н АЦП), работающих в трансформиррованном масштабе времени, во многом зависят от параметров используемого стробоскопического преобразователя и после пующего

измерителя временных параметров.



Рмс. 5.19. Обобщенная схема нэмерення времени установления ЦАП с линейной трансформацией временного масштаба




Рис. 5.20. Структурная схема измерителя динамических параметров быстродействуюших 8-разрядных ЦАП

На рис. 5.20, 5.21 приведены структуриая скема и временные диаграммы имерителя динамических параметров В-разрядных бысть родействующих ЦАП, работающего на принципе стробоскопического преобразования в ременного масштаба измераемых времен с последующим престрабования в ременного масштаба измераемых времен с последующим престрабования пресейного масштаба измераемых ремене с последующим преобразования пресейного масштаба измераемых ремене с последующим преобразования пресейного масштаба измераемых ременеров (подробимостирования и пресейным преобразователь (СП), работающий в режиме пискового детектирования и формирования шага считывания с по мощью двух кварцевых генераторов (подробию с описание и анализ работы СП приведены в та. 7).

Выхольне инпульсы кварцевых генератория завускают соответственно-формирователи тест и стробнизувасно, которые, в свою смеры, вострават и вкожа измеряемого ЦАП и стробнеробазователей СПІ—СПЗ (СП2 и СПЗ подъяжения к прямому и напрепрованному выходым вымеряемого ЦАП) выходыме усыжения сигалы, от СПІ—СПЗ подвотся на секу коррекции формирующую сигалы для вымерения вырожения установления бъл Сигалы, «СПАТ) в «СПОВ» постипома для вымерения върмения установления бъл Сигалы, «СПАТ) в «СПОВ» постипома




Рис. 5.21 Временийе диаграммы, поясияющие работу измерителя: α — общий случай; δ — ϵ — при развих амелитулах вилолюго сигналь ЦАП

на схему управления. При измерении времени задержки распространения сигналы «СТАРТ» и «СТОП» далее попадают на схему счетчика, где производится цифро-

вое измерение $t_{\mathfrak{p}}$

При измерения времени установления сигна с выхода СПЗ (СПЗ) повается ка ссему заткочатеческой регулировах услемения (АРУ), аменятуры винузьке на выходе ссему заткочатеческой регулировах услемения (АРУ), аменятуры винузьке на выходе ссемы АРУ становится развой требуемой величине. При этом независного от випытуды инијулься на выходе ЦПЛ ампантура сигнала на въходе Сихын компаратора будет одинаковая, а уровни отсчета, устанавливаемые в схеме компаратора, будут востоянные.

Уровые отсетет в стаме компаратора выбираются взу условий $U_1 = U_{-m-1} + U_1 = U_2 + U_{-m-1} - U_1$; $u_2 = U_{-m-1} - U_{-m-1} - U_{-m-1}$ — $U_{-m-1} - U_{-m-1}$

Схема режима измерения предназначена для управления алгоритиом измерения и установки ручного, полуавтоматического или автоматического режима. Схема испытательных сигналов предусоторена для инитации измеряемых сигналов в трансформированном масштабе времени и используется для настройки и проверки тестера в процессе эксплуатации. Схема защиты ЦАП предусмотрема для защиты измеряемой ИС от перенапряжения по цепи источника питания.

В тестере имеется программиое устройство, выполнениое в которое пореключателя с формирователем двоично-десятичного кода, которое позволяет задавать иорым разбраковки проверяемого ЦАП

в диапазоне 0 ... 50 ис с дискретиостью 0,01 цс.

Проверка всего измерительного тракта осуществляется суммированием выходного сигнала ЦАП и короткого импульса с калиброваниой задержкой. Для этого используются встроенные схемы эталониях интервалов времени. Калибровка измерительного тракта преобразованиюго сигнала проводится с помощью испытательных

сигиалов, получаемых от кварцевых генераторов.

Данный способ измерения дает возможность чеключить дополнительно погрешности измерения из-за повъления на плоской части преобразованиото измеряемого импульса различных неравномерностей, вызванных пролезанием импульсо управления через паразитные емкости корпуса ЦАП или контактора, наводок, велична которых меньше 0,5 ЕМР.

Основные технические характеристики тестера

теми темие характеристики	теспера
Днапазон измеряемых аремен, ис Днапазон уровня отсчета, ЕМР	250 ±4
Частота повторения тестимпульсов, МГн	E .
Разрядность измеряемого ПАП	8
Динамический дивпазон измеряемых сигналов, В	±1.5
1 Югрешность изменения. %	Не более 10
Нестабильность аременной шкалы измерителя,	Не более +2
Входное сопротивление, Ом .	50
Производительность (без учета контактирования).	30
иси	

Габаритиве размери базового блока, ми баорхивох 2200 габаритиве размери музат управления, ми 320,2000,500 габаритиве размери музат управления, ми 200, 50 Гц Потребанеми извания. В потребанеми извания извания извания извания потребанеми извания извания извания потребанеми потребанеми извания потребанеми потребанеми извания потребанеми п

разователи, органы управления и индинации, дублированиме с одноменеными органами базового блока, а также контактор для обамоменеными органами базового блока, а также контактор для обамомения провержной ИС.
Основными факторами, определяющими погрешности измерения времени задержки распространеция и времени установления, явремени задержки распространеция и времени задержки с деяторожного профессором обамом обамом

около І м. В пульте управления размещены платы АРУ, стробпреоб-

Сумивоная погрешность измерения времени задержки рвспространения

$$\delta t_{a} = \pm \sqrt{\delta_{BB}^{2} + \delta_{C\Pi}^{2} + \delta_{w}^{2}} + \delta_{nx} + \delta_{H} + \delta_{ux}, \qquad (5.4)$$

тем \$6.—2014./56.— отпостедьная потрешность, вносимая неточностью установим уровая ботчеть. О панактуда выверенего в научаса за входе: \$5 — средня кругиз на камероната, о панактуда выверенего в научаса за входе: \$5 — средня кругиз на камероната, о панактуда выверенего в научаса в на панактуде о панактуде выпосная коренциального высокная схемой цибрового потемы. Отл. \$6.— отпосительная потрешность, вносимая схемой цибрового потемы вносимая коренциального высокная порешность, вносимая виде преферовательной, \$6.— отпостенными в порешность, вносимая виде на техтерация.

Под действием конечного времени установления переходной характеристики дантельность фронтов измеряемых импульсов увеличивается. Согласно [57] имеем

что, есян время нарастания в 5 рвз меньше длительности фронтов измеряемых импульсов, погрешность измерення не превышает 1...2%. При измерении времени задержки распространения данная погрешность значительно меньше (она возникает только из-за неидентичности СП1—СП3 и разных длительностей фронтов измеряе-

мых импульсов) и в тестере не превышает 0,5...1%.
Под действием амплитудных нелинейностей СП и схемы коррекции уровни отсче-

та могут слаинуться и возникнуть погрешности измерения аремени завержки распростовнения. Данная погрешность возникает только при различных значениях длительности фоонтов измеряемых импульсов или различных характерах амклитудвой иелинейности в каналах тестерв. Практически реальная аеличина этой погрещвости сравнительно малая, и ею можно пренебречь.

Под действием внутрениих шумов возникают случайные погремности измевения времени залержки распространения:

$$\delta_{ut} = \sqrt{\overline{U}_{ut}^2} / St_{pm}, \qquad (5.5)$$

тде \overline{U}^{2}_{-} — среднее значение шумового напряжения внутренних шумов тестера. При измерении осуществляется многократное усреднение результатов и погрешность, вносимвя внутренними шумами, практически исключается,

Случайная погрешность временной нестабильности коэффициента трансформадии временного масштаба (нестабильность временной шкалы) определяется нестабильностью разностной частоты кварцевых генераторов

$$\delta_{CR} = 2\delta F_i + \delta(\Delta F), \qquad (5.6)$$

где δF_t — относительная нестабильность частоты кварцевых генераторов; $\delta(\Delta F)$ = $=K_{\beta}(\delta F_{i})F_{i}/\Delta F$ — нестабильность разностной частоты кварцевых генераторов; Кв≤1 — коэффициент влияния, учитывающий, что кварцевые генераторы находятся воимерно в одинаковых температурных условиях, полключены к одному источнику вытания и в инх использованы кварцевые резонаторы одного типа.

Погрешность бы при использовании импульсов от кварцёвого генератора

$$\delta_{n_0} = 100/qt_{n_0}F_{n_0}$$
, (6.7)

гле F_c — частота повторения счетных импульсов. Тогда соглясно (5.4) и (5.7) получасм

$$\begin{split} \delta t_{s} &= \pm \sqrt{\left(2 \frac{U \delta_{s}}{S t_{ps}}\right)^{2} + \left(2 \delta F_{,i}\right)^{2} + \left(\frac{K_{p} F_{,} \delta F_{,}}{\Delta F}\right)^{2} + \left(2 \sqrt{\frac{U_{ss}^{2}}{S t_{ps}}}\right)^{2} + \\ &+ \left(\frac{100}{4 g_{p} F_{s}}\right)^{2} + \delta \tilde{\epsilon}_{s}. \end{split}$$

$$(8.8)$$

В погрешность измерения аремени установления дополнительно входит методическая погоещность измерения, причиной которой является способ измерения Сумываная относительная погрешность измерения времени установления

$$\delta t_{SU} = \pm \sqrt{\delta_{ss}^2 + \delta_{cs}^2 + \delta_{cs}^2 + \delta_{ss}^2 + \delta_{ss}^2 + \delta_{ss}^2 + \delta_{ss}^2 + \delta_{ss}^2},$$
 (6.9)

где $\delta_{w} = \pm \delta_{w3}^{2} + \delta_{s}^{2} + \delta_{s}^{2}$ — относительная методическая погрешность измерения; Относительная погрешность определения времени путем выбора минимального
 Относительная погрешность определения времения путем выбора минимального
 Относительная погрешность определения времени путем выбора минимального
 Относительная погрешность определения времени путем выбора минимального
 Относительная в погрешность определения в путем выбора минимального
 Относительная в путем в значения t_{SU} ; δ_s — относительная погрешность измерения t_{SU} , вызванная погрешмостью уровней отсчета; δ_* — относительная погрешность, вызванивя искажениями формы сигнала в стробоскопическом преобразовителе. Проведенные расчеты и экспериментальные исследования показали, что в слу-

чае осциллирующего процесса установления выходного сигнала ЦАП амплитуд-

мая погрешность уровней отсчета практически не влияет на результат измерения величими $\{y_t\}$ так как $S_s \Delta U/U_t K_{tr} K_t \ll U_s - U_{s-1}$, где $K_s -$ чувствительность компаратора, установленного в схеме компаратора, $\Delta U -$ абсолютная погрешность поддержання амплитуды выходного онгнала ЦАП в схеме АРУ; Uc — амплитуда выходного сигнала ЦАП; Ксп и Кс — коэффициенты передачи стробоскопического преобразователя и системы APУ соответственно; U_a, U_{a-1} — амплитуды двух соседиих осцилляций на измеряемом сигнале Предложенный способ позволяет отказаться от точного измерения амплитулы

импульса, так как производится нормализация амплитуды каждого измеряемого импульса. Это неключает погрешности измерения времени установления, вызванные неравномерностями и некажениями плоской части импульса.


Таким образом, $\delta_n=\pm 100/4F_st_{SS}$, где F_0 — частота осцилляции выходного сигиала ЦАП; t_{SS} — ожидаемое значение параметра t_{SS} Погрешности, вызванные конечным временем установления переходной харак-

теристики и нелинейностью амплитудной характеристики, амалогичны погрешностям, возникающим при измерении времени задержки распространения. Согласно указанному выше нмеем

$$\frac{\delta t_{SU} = \pm \sqrt{\left(\frac{10\delta_{\mu}}{St_{ps}}\right)^{2}(2\delta F_{\eta})^{2} + \left(\frac{K_{\mu}F_{\eta}\delta F_{\eta}}{\delta F}\right)^{2} + ...}}{\cdots + \left(\frac{\sqrt{\tilde{U}_{w}^{2}}}{St_{ps}}\right)^{2} + \left(\frac{100}{4\tilde{F}_{\mu}\tilde{t}_{SH}}\right)^{2} + \left(\frac{100}{4\tilde{f}_{SH}\tilde{r}_{S}}\right)^{2} + \delta_{ns}^{2} + \delta_{n}^{2}}.$$
(5.10)

Проведениые теоретическое и экспериментальное исследования нзмерителей динамических параметров показывают, что основными факторами, ограничивающими разрядность проверяемых ЦАП, являются шумы, помехн и дрейф стробоскопического преобразователя. искажения формы выходного сигнала. Для измерения времени установлення 10-разрядных (и более) ЦАП, нмеющих наиосекундные времена установления, необходимо использовать специализированные СП и определенную структуру построення измернтеля (см. гл. 7).

На рис. 5.22, а приведена структурная схема лабораторного нзмерителя времени установлення ЦАП на 10...12 разрядов в субнаносекундном днапазоне времен [165]. Трансформация временного масштаба выходного сигнала ЦАП осуществляется аналогичным способом (непользована та же система формирования шага считывания). На вход проверяемого ЦАП подается сигиал запуска от формирователя тестовых импульсов, связанного с кварцевым генератором 1. Выходиые сигналы прямого и инверсного выходов ЦАП поступают на смесителн 1 н 2. Выходные импульсы кварцевого генератора 2 запускают формирователн стробимпульсов 1 и 2 н поступают на стробирующие входы смесителей. На выходе стробпреобразователей получаем выходной снгнал ЦАП, преобразованный во временном масштабе и усиленный предварительным усилителем. После усиления выходной сигнал смесителя 2 поступает на ннвертирующий усилитель. С выхода переключателя 1 сигнал поступает на усилитель с регулируемым усилением, причем амплитуда снгнала на выходе усилителя устанавливается нормализованной



 $U_1^1 - U_{EMP} \neq 0$ $U_2^0 \pm U_{EMP}$

(постоянной). Это дает возможность упростить схему измерения, т. е. уровии отсчета времени установления всегда поддерживать постоянной величины. При этом отпадает необходимость при каждом изменении фиксировать амплитуду сигнала и выставлять новые уровии отсчета.

Временные диаграммы измерения приведены на рис. 5.22.6. Импульсы с нормализованной амплитудой поступают на усилителиограничители. В усилителе-ограничителе 1 усиливается установившееся значение (часть сигнала по верхиему уровию) при-включениом ЦАП, в усилителе-ограничителе 2— при выключениом ЦАП. Кроме того, изменением пределов ограничения изменяется и уровень выходного сигнала. Выходные сигналы усилителей-ограничителей поступают на входы двух схем сравнения, в которых сравниваются уровин сигиалов с выставленными уровнями отсчета. В момент настройки на жране осциллографа сначала с помощью регулируемого усилителя выставляется требуемое значение выходного импульса, после этого путем регулирования уровней ограничения производится установка опорных уровней. Для этого на входы скем сравнения подаются постоянные напряжения. На экране осциллографа с помощью яркостной модуляции наблюдаются уровни включения блоков сравнения. Регулированием уровней ограничения усилителей-ограничителей моменты срабатывания схем сравнения совмещаются с установаниямися значением минульса (при включеном и выключенном ЦАП). Цверовой намеритель позволяет более точно значеньть требуемый параметр.

Основные параметры изменителя

- Tomophican	
Полоса пропускания, ГГц Коэффициент трансформации Частота повторения тестимпульсов ЦАП, МГц;	2,75 . 10 000
10-разрядного 12-разрядного Погрешность измещения. %	1 0,5 He более 1520
Эхвивалентное напряжение шумов, приведенных ко входу СП, мкВ Частота повторения преобразованного сигнала, Гц Производительность, ИС/ч	Не болсе 400500 100

Конструктивно измеритель состоит из базового блока, сменных адавтеров, предназначеных для измерения 10. и 12-разрядных ЦАТ, а также стандартного низкочастотного осциллографа. Базовый блок выполнен в корпусе типа «Надел», в когором размещены источники питания и цифовая часть съсмы измерителя. На передией ланели базового блока расположены органы управления, коммутации и индижации. Адавтеры, сделаниые в выде отдельных блоков, с базовым блоком соединяются с помощью инэкочастотных разъемов. В нях размещеные стробоскопческие преобразователи, контактирующая головка и аналоговая часть схемы измерителя с выведенными ручками управления и регулирования,

5.5. СХЕМЫ ВКЛЮЧЕНИЯ ЦАП К594ПАІ, КІ118ПАІ, КІ118ПА2, КІ118ПАЗ, КІ118ПА4 ПРИ ИЗМЕРЕНИИ ВРЕМЕНИ УСТАНОВЛЕНИЯ И ОСОБЕННОСТИ ИХ КОНСТРУКТИВНОГО ИСПОЛНЕНИЯ

Независимо от типа и структуры используемого для измерения аремени установления тестера или измерителя очень важный фактором, выякошми на результат измерения, является скема подключения измеряемой ИС к измерителю. Особое влияние на результаты измерения времени установления бистродействующих и серхбастродействующих IIAII имеет конструктивное исполнение узлов подключения; контактирующего устройства, шин изучаеого потем-




Рис 5.23 Схема включення (а) и временные диаграммы измерений t_{SI} (б) ИС KSG411A1: параметри тестиниульсов видиктуда 3 t_{SI} (делив селал 100, 200 ис частота гоатореаме 5 00 кГм

циала (корпуса), шунтирующих и развязывающих конденсаторов,

нагрузочных резнсторов и т. д.

На рис. 5.23 приведени скема вылючения ЦАП К594ПА1 и временные диаграмым измерения времени установления тока. Измерния осуществляются с помощью тестера, структурная скема которого приведена на рис. 5.17. При измерении непосредственно к выходу измеряемого ЦАП (геометрическая длина между выводом корпуса ИС и точкой подключения преобразователатусциятеля должив быть минимальной и не превышать 50..60 мм) подключается преобразователь-усилиятель. Ом преобразует выходной ток измеряемого ЦАП в напряжение. Все источники питания ИС шуитируются малонидуктивными кондемсаторовым.

На рис. 5.24—5.27 приведены схемы включения и временные диаграмы измерення динамических параметров ЦАП К1118ПА1, К1118ПА3, К1118ПА4, а на рис. 5.28—5.29—ЦАП К1118ПА




Рис. 5.24. Схема включения ИС К1118ПА1 при измерении динамических параметров




Рис. 5.25. Схема включения ИС K1118ПАЗ при измерении динамических параметров




Рис. 5.26' Схема включения ИС К1118ПА4 при измерении динамических параметров




Рис. 5.27 Временные диаграммы измерения динаминеских параметров ИС КІІВПА1, КІІВПА3, КІІВПА4 Пераметры техностичность диаграметры техностичность диаграметры техностичность диаграметры д

Рис 5.28. Времениые диаграммы измерення дииамических параметров ИС

Параметры тестимпульсов основных входов и вкода c амилитуда $0.8\pm 10\%$, дантельность ис ненее 200 ис. дантельность фонта и среза не более 5 кс. частота повторения не болсе 5 МГu, время задержим основных милульсов относительно входа C их женее 20 их




Рис. 5.29 Схема подключения ИС К1118ПА2 при измерении динамических параметров

гожавальные намерители временных питервалов, так как непосредственняя комутания выкольных сигналов ПАЛ из-за больших паразитых индуктивностей и габаритных размеров монутаторов практически невозможна. Используемые для развижим пользимы и пользимы и пользимы пользи

МЕТОДЫ И АППАРАТУРА ДЛЯ ИЗМЕРЕНИЯ СТАТИЧЕСКИХ И ДИНАМИЧЕСКИХ ПАРАМЕТРОВ МИКРОСХЕМ АЦП

6.1. МЕТОДЫ ИЗМЕРЕНИЯ СТАТИЧЕСКИХ ПАРАМЕТРОВ АЦП

Если для ЦАП каждому вифовому колу соответствует одно дискретное лачение выкловного очтнала в трудность контроля параметров сводителя только от феспечению высокой точности и параметров сводителя только от феспечению высокой точности и параметров сводителя только от феспечению высокой точности и параметров от параметров от

Рассмотренные здесь методы измерения параметров ХП АЦП могут быть использованы для большинства типов АЦП. Однако необходимо отметить, что все приведенные рассуждения касаются АЦП параллельного действия и на некоторые другие типы АЦП могут

не распространяться.

на распространитов. А на ответов жит а

6.1 1 ОПРЕДЕЛЕНИЕ ПАРАМЕТРОВ ХАРАКТЕРИСТИКИ ПРЕОБРАЗОВАНИЯ С ПОМОЩЬЮ ОПОРНОГО ЦАП

Наиболее простым способом определения параметров XII АЦП является использование опорного ЦАП, имеющего нелачительную неланиеймость и такое же число разрядов, как и измервемый АЦП (рис. 6.1). Для этого вход имервемого АЦП соединется с выходом ЦАП, имеющим такую же XII. При последовательном изменении кода ЦАП контролируется его совладение с выходиям кодом АЦП. По разности кодов в отдельных точкех XII можно судить об основных параметрах АЦП. Недостатком метода является инжая разрешающая способиость, так как определить действительное значение уровяя квангованиям в пределаж саниным маладинего вазмачение уровя квангованием в пределамент в пределаме



ряда иевозможио. Этот метод применяется только для ориентировочной оценки работоспособности АПП

Для повышения разрешающей способности необходимо исполь-

зовать ЦАП, число разрядов которого больше, чем АЦП (рис. 6.2). В начальный момент первый и второй счетчики импульсов установлены в нуль, а третий — в единицу. После запуска генератора первый и второй счетчики подсчитывают число поступающих нипульсов, что приводит к изменению выходных напряжений опорного и вспомогательного ЦАП. Число разрядов опорного ЦАП на 4-6 больше числа разрядов измеряемого АЦП, поэтому на входе АШП напряжение меняется относительно плавно. За каждый период сигиала измеряемый АЦП должеи производить не менее одного преобразования. После некоторого числа импульсов напряжение опорного ЦАП станет равным первому уровию квантования измеряемого АЦП и на его выходе появится код, равный значению кода третьего счетчика. В этот момент цифровой компаратор выдает сигнал A = B, по которому генерация импульсов прекращается. Число импульсов, зафиксированное в данный момент вторым счетчиком, пропорционально напряжению смещения иуля. Затем второй счетчик устанавливается в нуль, а третий — увеличивает свой код на единицу При этом выходной сигиал цифрового компаратора A = B запускает генератор. После определенного числа импульсов напряжение опорного ЦАП станет равным второму уровию квантования и коды на входах цифрового компаратора опять совпадут. что вызовет прекращение генерацин. Число импульсов, зафиксирование в данный момент вторым счетчиком, пропориновально ступени квантовавиям, а отклонение его и поминального значения - инфеременивальной нелинейности. С помощью вспомогательного ЦАП это число преобразуется в напряжение, и компараторами проверкит с предаста в момен в допустимых пределах. Результат проверки передастся во второе нидинаториюе устройство. В дальмейшем процесс повторяется до окомчания проверки всех возомжных кодовых комбинаций или останавливается при такой комбинации, которая у измеряемого АЦП отсутствует, т. с. финксруется отсутствие кода, значение которого отображается первым индикаторным устройством.

Таким образом, по окончании цикла работы устройства будут проверены дифференциальная нелинейность и отсутствие пропуска колов.

Если предположить, что n_0 —число импульсов, зафиксирование эторим счетчиком во время первого такта работы, т. е. до появления первого заданного кода, n_1 —число импульсов эторого такта, n_2 —третего такта и т. д., N—число возможных зачеченки кода измеряемого АЦП, то дифференциальная нелинейность [ЕМР] в iВ точке КЛ

$$\delta_{LOi} = (n_i - \tilde{n})/\tilde{n}$$
, the $\tilde{n} = \left(\sum_{i=1}^{N-1} n_i\right)/(N-1)$

Если опорный UAII имеет значительно меньшую нелинейность, чем измеряемый АЦП, то по данному методу возможно определить н нелинейность. Для этого необходимо зафиксировать результаты подсчета импульсов первого счетчика в моменты появления нового кода на выходе измеряемого АЦП и произвести соответствующий расчет. Легко заметить, что первый и второй счетчики подсчитывают одни и те же импульсы. Отличне заключается в том, что второй счетчик ведет счет в пределах ступени квантования. Результат первого счетчика всегда можно рассчитать путем суммирования результатов второго, соответствующих предыдущим ступеням квантовання. Поэтому на ЭВМ достаточно передавать только результаты второго счетчика. При наличии ЭВМ вспомогательный ЦАП, компараторы напряження и второе индикаторное устройство могут отсут ствовать. Необходимо отметить, что при этом может быть дости гнуто большее быстродействие системы в режиме ГОДЕН-БРАК (только для оценки дифференциальной нелинейности)

Нелинейность IEMPI может быть рассчитана по формуле

$$\delta_{Lk} = \left(\sum_{i=1}^{k} n_i - k\bar{n} - n_0\right)/\bar{n}$$

Данная формула соответствует аппроксимации характеристики пре

образования по конечным точкам и оценке отклонения от прямой линни средних точек ступеней квантовання.

Устройство отличается простотой и высоким быстродействием. особенно если не требуется проверка нелниейности, поэтому может быть рекомендовано, например, для проверки функциониро-

вання на пластинах.

Недостаток устройства в том, что погрешность определення уровня квантовання может быть значительной, если измеряемый АЦП имеет растянутую зону неопределенности этого уровия. Для устранення этого иедостатка необходимо повысить частоту преобразования измеряемого АЦП. Для этого каждый импульс генератора и тем самым каждый уровень входного сигнала подвергаются многократному преобразованию. По частоте появления снгиала A = B, измеряемого частотомером, подключенным к выходу цифрового компаратора, можно судить о вероятности появления заданного кода при входном сигнале, соответствующем очередной ступеньке ЦАП. Если запретить прохождение сигнала A = B от цифрового компаратора в следующие блоки до тех пор, пока частота появлення этого сигнала не станет равной половине частоты преобразовання, точность устройства значительно повысится. Найденное таким образом значение уровня квантования будет соответствовать действительному уровню квантования — значению входного напряжения, при котором вероятность появления заданного н предшествующего кодов равна.

6.1.2. ОПРЕДЕЛЕНИЕ УРОВНЯ КВАНТОВАНИЯ С ИСПОЛЬЗОВАНИЕМ ИНТЕГРАТОРА

На рис. 6.3 приведена структурная схема устройства для определення параметров ХП АЦП с автоматическим понском и поддержаннем входного сигнала при равной вероятности появления заданиого и предшествующего кодов. Устройство работает следующим образом. Генератор кода по команде ЭВМ устанавливает код. для которого необходимо определять уровень квантования. Цифровой компаратор сравнивает текущий выходной код АЦП и код, установленный на выходе генератора. Если значение выходного кода АЦП меньше установленного, инфровой компаратор выдает сигнал A < B, по которому управляющее устройство приводит ключ в положение, увеличивающее входной сигнал. Наоборот, если значение выходного кода АЦП равно нли больше установленного, входиой снгиал будет уменьшаться. Таким образом, напряжение на входе АЦП будет изменяться по пилообразному закону со случайной амплитудой переменной составляющей, но не превышающей значения, соответствующего зоне неопределенности уровня квантования. С помощью интегрирующего измерительного прибора определяется среднее значение этого напряжения, которое соответствует равновероятностному появлению заданного или предшествующего кода. Это значение передается в ЭВМ, которая после накопления данных о напряжениях всех уровней квантования

производит расчет параметров ХП.

Для обеспечения приемлемой точности устройства интегрирующий измерительный прибор должен иметь нелинейность на порядок меньше мелинейности измержемого АШТ, а изменение напряжения на входе измеряемого АШТ в течение одного цикла преобразования не должно превышать О. I EMP.

Достоинство данного устройства — возможность оперативно контролировать любой уровень кваитования, что очень удобио при неследовании параметров стабильности, а также при функциональной настройке, регулировке напряжения смещения нуля наи

коэффициента преобразования.

6.1.3. ОПРЕДЕЛЕНИЕ ПАРАМЕТРОВ ХАРАКТЕРИСТИКИ ПРЕОБРАЗОВАНИЯ ПО РЕЗУЛЬТАТАМ НАКОПЛЕНИЯ ДАННЫХ ПРЕОБРАЗОВАНИЯ ЛИНЕЙНО ИЗМЕНЯЮЩЕГОСЯ СИГНАЛА

Если на вход АЦП подать линейно изменяющееся напряжение и стабыльной частотой производить пресобразование, то число появлений какого-либо кода будет пропорционально действительной ступени квангования в этой точке XII. Фиксируя при этом число появлений каждого из возможных значений выходного кода, можно вычислять нелинейность и дифференциальную нелинейность измеряемого АЦП. Точность данного метода определяется линейностью измериения входного изприжения и стабыльностью частоты преобразования. Обеспечение этих условий не является трудиовыполиниюй задачей, что позволяет использовать этот метод и для измерения XII прецизионых АЦП.




Рис. 6.3. Схема измерения XП с Рис. 6.4. Схема измерения XП с линейцифровой обратной связью ным генератором

Устройство, реализующее описанный метод, может быть выполнено по структурной скеме, показанной на рис. 6.4. Имеющийся в нем блок сравмения предмавачаен для привязки карактеристики преобразования к конкретным значениям напряжения и выдает сигналы в моменты достижения нарастающим напряжения значений U_1 и U_2 . ЭВМ фиксирует число преобразований до появления этих сигналов, а также подсчитывает число появлений к аждого воможного кода. Значения напряжений U_1 и U_2 должны находиться в динавающе наменений анижейно нарастающего напряжения, но их размость, для повышения точности, должна быть максимально воможной. По окончания цикла работы действитьсямое значение напряжения заданного уровия квантования может быть вычислено по формуле

$$U_i = [(U_2 - U_1)/(Q_2 - Q_1)] \left(\sum_{k=0}^{i-1} P_k - Q_i\right) + U_i$$

где $Q_1,\,Q_2$ — число преобразований до появления сигналов о равенстве нарастающего напряжения значениям U_1 и $U_2;\,P_k$ — число появлений кода k.

6.2. АППАРАТУРА ДЛЯ ИЗМЕРЕНИЯ СТАТИЧЕСКИХ ПАРАМЕТРОВ АЦП

6.2.1. ИЗМЕРЕНИЕ СТАТИЧЕСКИХ ПАРАМЕТРОВ АЦП К1107

Параметры харыхгеристики преобразования АЦП К1107 измеряются по методу, кызокаму в п. 6.1.2. Используется соответствующий тестер, в которовому в п. 6.1.2. Используется соответствующий тестер, в которовому применений к ЭВМ с помощью интерфейса. Для контроля инкростем, чения к ЭВМ с помощью интерфейса. Для контроля инкростем, чения которому — 2.0. В применем с спеценов в можного наприрового прибора в диапазоне измерения 1,6 В, что позволяет и перфового прибора в диапазоне измерения 1,6 В, что позволяет и перепастичной целью в диапазоне входиого напряжения сообисствю. С аналогичной целью в диапазоне входиого напряжения — 2.5. ... + 2,5 В ЦУИП подключается через делитель 1.2.

Определение параметров XII ванимается с измерения напряжений всех уровней квантования и запоминания их значений в памяти ЭВМ. Непосредственно по этих данным вычисляется дифферен имальная неиниейность. Далее по значениям двух соседиих уровней квантования вычисляется среднее значение ступени квантования йго квантования двух (усторое используется для расчета неиннейности, напряжения смещения нуля и коффициента преобранейность, напряжения смещения нуля и коффициента преобра-

Нелинейность ИС К1107ПВ1 [ЕМР] оценивается относнтельно прямой, соёднняющей начальную и конечную точки ХП, поэтому

для k-го кода $\delta_{L^2} = [U_{s,y} - U_{t,y} - (k-1)\tilde{h}]/\tilde{h}$. Для остальных ИС даниой серии нелянейность оценивается относительно прямой, апроксмимрующей XII по методу наименьших квадратов y = Ax + B, где A -коэффициент, характеризующий напряжение смещения $y_{J/S}$, B -коэффициент преобразования с

$$A = \left\{ \left[\left(\sum_{k=1}^{N} k \sum_{k=1}^{n} U_{kij} \right) / N \right] - \sum_{k=1}^{N} k U_{kij} \right\} / \left\{ \left[\left(\sum_{k=1}^{N} k \right)^{2} / N \right] - \sum_{k=1}^{N} k^{2} \right\}.$$

$$B = \left[\left(\sum_{k=1}^{N} U_{kij} \right) / N \right] - \left(A \sum_{k=1}^{N} k \right) / N$$

Если коэффициент A и B известиы, нелинейность [EMP] $\delta_{l,k}$ = $(U_{k0}-kA-B)/\hbar$. Нормирование нелинейности и дифференциальной велинейности производится по всем точкам при заданиях пре-

дельно допустимых значениях.

В тестере использована ЭВМ типа ДВК-2М. Программы для этой ЭВМ могту боть осставления жак на языках инзкого уровня (Ассемблер, Макроассемблер), так и высокого уровня (Бейсик, Фортран, Паскаль). Использование языка высокого уровня мачителью уррошает программирование и измежение программ, но снижает быстродеКтанк, поэтому может быть оправдам только тогда, когда необходимо часто и оперативно менять программу. Для производстевниюто контроля, при котором первостепениео значение имеет скорость выполнения программы, целесообразиее применять язык инякого уровия.

Для измерения других статических параметров АЦП, определяющих эмергетические свойства ИС (входимх и токов потребления, напряжений выходимх уровней и т. д.), можно использовать любой измеритель статических параметров, например установки «Интеграл», «Ва хта», обеспечивающие измерение необходимых параметова

АЦП.

6.3. МЕТОДЫ ИЗМЕРЕНИЯ И ПРИНЦИПЫ ПОСТРОЕНИЯ ИЗМЕРИТЕЛЕЙ ДИНАМИЧЕСКИХ ПАРАМЕТРОВ АЦП

Динамические свойства АЩП характеризуются большим числом параметорь, в отличке от ЦАП, динамические параметры которых в основном определяются временем установления напряжения или тока. Причниой этого является мисоофукциональность АЦП, размообразность их использования, а также параметры преобразуемого (входного) сигнала.

Анализ методов и аппаратуры измерения динамических парамеров АЦП, описаниях в разной литературе, показывает, что в зависимости от типа нэмеряемого АЦП, пецифики работы преобразователя в коикретной аппаратуре, средств измерения применяются различные методы оценки динамических параметров. Хотя едный подход к оценке динамических параметров АШП отсутствует, наиболее распростравенными методами оценки быстродействия АШП являются: методы с использованием вспомогательного ILATI; методы быстрого преобразования бурье; методы, основанные на построенни итстотрами выходных кодов (число эффективных бит) с последующей их обработкой; методы основанные на непосредственном измеренны одного на важнейших параметров АШП, поределяющих быстродействие АШП (время преобразования отдельных его составляющих, отношение сигнай—трум, шум мощности, апертурное время, апертурная неопределейность, амплитудно-частотная характеристика и т. д.).

Большую грудность представляет собой выбор метода, преимущественно характеризующего динамические свойства АШП. Практик ка показывает, что в каждом конкретном случае применения АШП число динамических параметров и методы их измерения завысят от структуры АШП и решаемой ими конкретной задачи. Далее будут рассмотрены конкретные методы измерения и построения измеритые основных динамических параметров АШП, используемые при выходном контроле АШП с конкретной аппаратурной реализацией.

6.3 1 ИЗМЕРИТЕЛИ ВРЕМЕНИ ПРЕОБРАЗОВАНИЯ АЦП

Время преобразовання состоит из двух основных составляющих: времени цикла кодировання и времени задержки запуска. В зависимости от комкретной структуры АШП, уровия и стадый производства (разработка, серийный выпуск, входной контроль и т. д.) время преобразования намеряется разиными методами и различными

средствами измерения.

На рис. 6.5 приведены схемы измерения времени преобразования (а также основных его составляющих) АЦП с внешним и без внешнего запуска, вмеющих и не имеющих сигнал окончания преобразования [37, 56, 59]. Источником сигнала является эталонный ЦАП, выходное напряжение которого непосредственно или череж ключ, формирующий необходимый фронт импульса, подается на измеряемый АЦП. Цифровое устройство сравнения служит для контроля погрешности преобразования. Частогомер или измеритель временных интервалов (ИВИ) предиазначен для измерения интересующих временных интервалов. Регулируемая линия задержки предлазначачена для определения момента окончания преобразования (в преобразования) и мумерения времени преобразования) и мумерения времени преобразования) и мумерения времени преобразования)

Ингерес представляет измерение времени задержки запуска (рис. 6.6) [47]. В ней на вход измеряемого АПП через бысгродействующий ключ подается сигная от образцового калибратора с амплитудой, близкой к верхней границе диапазона входных сигналов. Длительность выходных ингульсов ключа несколько превы-





Рис. 6.5. Схемы измерения времени преобразования АЦП: а с наличием мипульса конца преобразования, б при отсутствии инпульса конца преобразования

шает время, равное сумме времени преобразования и максимального времени задержки. Изменяя время задержки линии и фиксируя код, при котором приращения погрешностей по отношению к первовачальному его значению достигают определенного значения, определяют минимальное время задержки запуска.

Сравнительно простую реализацию и высокую производительноственно проверки времени преобразования АЩП парадлельного типа обеспечнавет устройство, структурная схема которого приведена на рис. 6.7 [62]. В ием производятся проверка функционирования и измерение времени преобразования при высоких схеростях измеиения входиюто напряжения и тактовой частоты. Для этого на входы измеремого АЩП поступают входыве и стробрующие импулься, имеющие определенные частоты повторения и задержку. После выборки выходные коды с помощью стробимнульса записы-



Рис, 6.6. Схема измерения времени задержки запуска



Рис. 6.7. Схема измерения времени преобразования и проверки функционирования при высоких скоростях изменения входного напряжения и тактовой частоты

ваются в регистрирующее устройство и далее поступают на логическое устройство. Логическое устройство анализирует соответствие зафиксированного кода с заданным и выдает информацию о годности измеряемого АЦП (более подробное описание этого принципа измерения дано в § 6.4). Амплитуда входных импульсов должиа быть такова, чтобы перекрыть весь диапазои входиых напряжений АЦП. При этом выходной код принимает значение 000 ... 000 или 111 ... 111. По каждому выходу измеряется время задержки и максимальное его значение определяет время преобразования t_{-} $=1/f_a+t_{3\max}$, где $t_{3\max}$ — максимальное время задержки.

Функциональный контроль АЦП заключается в проверке отсутствия пропуска кодов АЦП при монотонно изменяющемся (с определениой, нормированной скоростью изменения) входном сигнале и максимальной частоте тактовых импульсов. Для более простой аппаратурной реализации в качестве тактовых импульсов используются пачки импульсов. Скорость изменения пилообразного напряжения, подаваемого на аналоговый вход измеряемого АЦП, выбирается неходя из быстродействия АЦП (скорости изменения синусондального напряжения при определенных значениях амплитуды около точки перехода ее через нулевую линию [63]), оцениваемого на максимальной частоте входного сигнала.

Для определения динамических характеристик АЦП (особенно для их исследования) широко применяются методы измерения, основанные на восстановлении входного сигнала с помощью образцового ЦАП [6, 17, 20, 60]. Обобщенная схема такого устройства приведена на рис. 6.8. Разрядность сверхбыстродействующего ЦАП должиа значительно превышать разрядность измеряемого АЦП. Быстродействие вспомогательного ЦАП должно быть больше измеряемого. Он должен обеспечить неискаженное восстановление входного, чаще всего синусондального, с предельным для измеряемого АЦП спектром входного сигнала. Этот метод применяется при измерении менее быстролействующих и разрядных АЦП.

В ряде случаев для определения динамических свойств АЦП применяются методы, сикованные на статческой обработе выходных сигналов (дискретное преобразоват не Фурье) [6, 17, 20, 61, 67—69], которые не требуто образоват не Фурье) [6, 17, 20, 61, 67—69], которые не требуто образоват не Фурье) [6, 17, 20, 61, 63—61], которые не требуто образоват не быстрожения объемом памяти. Обобщенияя сема такого устройствя приведения вы рис. 6.9. Учитьвая их большую сложность, малую производительность и трудиости
неромирования динамических характеритых, они сравительно мено
используются при выходном контроле АЦП в серийном производ-

Наряду с ранее рассмотренными методами, широко используемыми для исследования динамических свойств АЦП, применяются методы, основанные на проверке работоспособности АЦП при возлействии на его вхоле максимальной рабочей частоты [66] или

реакции АЦП на профиль ступени квантования 1651.

Кроме описанных аппаратурных методов измерений времени преобразования или его отдельных оставляющих известны рас-четные методы, играющие важную роль в решении вопросов метрологического обселечения средств измерения, а также используемые на этале проектирования. К этим методым отгостятс графования тический и метод машиниого эксперимента (моделирования) [58, 64]. Необходимо отметить, что эти методы из-за большой слож-иости реализации и малой точности конечных результатов не нашли широкого применения.



Рис. 6.8. Обобщенная схема измерения динамических параметров методом вспомогательного ЦАП



Рис. 6.9. Обобщенная схема измерения динамичеких параметров методом дискретного преобразования Фурье

6.3.2. ИЗМЕРИТЕЛИ АПЕРТУРНОГО ВРЕМЕНИ И АПЕРТУРНОЙ НЕОПРЕДЕЛЕННОСТИ АПП

Наиболее сложно и разнообразно измеряются апертурное время и интрурная неопределенность. Сложность измерения этих параметров заключается в том, что онн во многом определяются характером тестовых сигналов (видом, формой, шумовыми и слежтральными параметрами и т. д.), а также комструктивным исполнением схемы подключения. Кроме того, принципы и аппаратура измерения также заявиста от структуры лостроения самого изменеремого АПП.

На рис. 6.10 приведена схема измерения апертурной исопроменности АЦП парадалельного тиви серии КПОТ [70]. С по-мощью регулируемой линии задержки устанавливается такое иременное расположение между положительными и отрицательными и пульсами, поступающими из входы измеряемого АЦП, при котором момент измерения совпядает с фронтом изодного сигнала. Выходных колы АЦП и коды устройства опорного кода поступают на сумматор, и при их совпядении из выходе последенето появляется випульс. При изменении порогового уровия АЦП частота выходных импульсов сумматора лалавно ученыматется от максимального значения, равного сумматора лалавно ученыматется от максимального значения, равного дискретизации СПТ до ВУЛЯ. Апертурную неопределенность деференциальной функции с ситалов можно пайти по графику деференциальной функции с ситалов можно пайти по графику деференциальной функции с ситалов можно пайти по графику деференциальной функции с ситалов комото пайти от графику по уровия.

На рис. 6.11 приведена схема измерения апертурного времени AUII с помощью образиового ЦАП [27]. В ней на въда АШІ пи первый канал стробоскопического осциалографа подается синусоидальный сигнал. Запуск АШІ п ЦАП производится от синхромимульса осциалографа через регулируемую линню задержки. На экране осциалографа наблюдаются две синусонды: одна от генератора, вторая восстановления». Частога генератора увединивается до появления искажений восстановленной синусонды. Алертурное время опреде-




Рис. 6.10. Схема измерения апертурной неопределенности осциллографическим методом

ляется расчетным путем: $\{a \le h/U, 2nF, \ rae\ h-$ ступень квантования АЦП; U, w— максимальный размах коодного напряжения АЦП; U — частота, при которой начинаются искажения сигусодых. Данный метол не позаоляет оценить инерционность входимх ценей АЦП, таж как выборка производится на максимальной частоте, а также количественно оценить апертупное впремя.

Известен расчетный метод, определения апертурного времени, основанный на приниципе машинитого инитационного эксперимента [73], однако практическое его применение (кроме теоретических исиследований АШП) пока ограничено. Описанный в [74] метод определения апертурного времени из-за больших погрешностей измерения, ограниченного быстродействия ЦАП малопритоден для измерения апертурного времени быстродействующих АШП.

6.3.3. ИЗМЕРИТЕЛИ АМПЛИТУДНО-ЧАСТОТНОЙ ХАРАКТЕРИСТИКИ АЦП

Для определения неравномерности амплантулно-частотной характеристики (АЧХ), как правыю, непользуется синусондальный сигнал. Амплантулно-частотная характеристика характеризуется при малом и большом сигналах, разница между которыми равна величине искажений синусондального сигнала. При малом сигнале АЧХ характеризуется дипального сигнала. При малом сигнале АЧХ характеризуется удинального сигнала на при ответным со-прастения ослаблением обычно 0,1 илл з дБ), имеющий амплантулу, при которой еще не искажается сигнал на-за скорости его именения. При большом сигнале АЧХ характеризуется максимальной частотой, при которой устройство передает синусондальный сигнал большой амплантулы до его ограничения.

На рис. 6.12 приведена схема для определения неравномерности АЧХ. В ней с помощью регуляруемой линии задержки смещается момент запуска АЦП до получения на его выходе маскимального значения кода. При этом фиксируются значение частоты генератора и код. Загем моменяется частота генератора в процедура повторяется.




Рис. 6.11 Схема измерення апертурного времени АЦП с помощью образцового ПАП



Рис 6.12 Схема измерения амплитудночастотной хабактеристики




Рис. 6.13. Схема измерения амплитудно-частотной характеристики для большого и малого сигналов

Аналогичным образом работает устройство (рис. 6.13), позволяющее провести измерения АЧХ как для малого, так и большого сигнала [20]. Для фиксации искажений выходного сигнала при большом сигнале используется осциалограф.

Необходимо отметить, что процесс измерения АЧХ является достаточно трудоемким и не всегда гарантирует работу АЦП на более высоких частотах входного сигнала. В связи с этим измерение АЧХ при выходном контроле АЦП практически не используется.

В ряде случаев, когда АЦП применяется для преобразования н обработки широкополосных сигналов (глемендение, радилолокашия, и т. д.), измеряется непосредственный спектр входного кодирусмого сигнала. Методика его измерения сводится к преобразованию спектра сикусоидального навържения с частогой, раввой частого кодируемого сигнала, и размахом, равимы диапазому его входиого марряжения. Критерием работоспособности АЦП является огустствие пропуска кодов в ХП при заданных мастотах тактового и входного сигналов АЦП.

На рис. 6.14 приведена схема проверки функционирования АЦП. Частоты генераторов выбираются исходя из ширины спектра вход-



Рнс. 6.14. Схема проверки функционирования АЦП при заданном спектре входного сигнала

ного сигнала АЦП, причем они должны иметь автоматическую подстройку частоты, чтобы обеспечить биения между их выходными сигналами, и определенное приращение амплитуам аналогового входного сигнала за один период (десятые доли ЕМР). Для контроля ширины спектра входного сигнала в режиме ГОДЕН—БРАК, как правило, используются кварцованные генераторы (с подстройкой частоты).

6.3.4 ИЗМЕРИТЕЛИ ШУМА АЦП

ії ум АЦП во миб'юм определяет его быстролействие и точность преобразования. Сложувость зимерения шума АЦП по сравнейко с измерением шума стротость темперия преобразования с намерением шума аругих четырехполюсников заключается в том, чето измеряется не сам шум, а его отклик. В ряде случаев ценкы жививалентного входного шума АЦП произволится расчетным путем (измеряются шумы отдельных его удолов). Необходимо отметны, что этот метод дает очень грубую оценку шума и применяется лишь в на начальной стадян проективования АЦП.

Для грубой оценки шума иногда нспользуется метод, при котором на вход измеряемого АЦП подается сумма напряжений постоянного тока и низкочастотного сигнала небольшой амплитуды. С помощью осциалографа наблюдается небольшой участок передаточной халактеристики АПП, по которому и определяется значение

шума.

Наиболее важным шумовым параметром АПП является отношение сигнал-шум, для измерения которого часто используются метолы спектрального анализа [20, 60, 61, 151]. Экспериментально доказано, что с достаточной точностью отношение сигнал-шум можно рассчитать по формуле сигнал-шум = 6N + 1.8 дБ, где N число разрядов АЦП. Для определения отношения сигнал-шум необходим «чистый» синусондальный сигнал. Для этого входной (тестовый) синусоидальный сигнал после дополнительной фильтрации (см. структурную схему рис. 6.9) квантуется измеряемым АЦП и анализируется в цифровой или аналоговой форме. По результатам анализа определяются уровень искажения сигнала и шума АЦП. Методы спектрального анализа не позволяют разграничнть шумы преобразователя, вызванные нелинейностью ХП, шумами квантования, запоминающего устройства и т. л. Кроме того, при исследовании высокоразрядных АЦП весьма сложной проблемой является полученне малошумящего входного синусоидального сигнала.

Широко используются методы измерения шума АЦП, в которых источником входного сигнала служит ЦАП с высокой разрешающей способностью (разрядность ЦАП должна на несколько разрядов превышать разрядность исследуемого АЦП), Свичала устанавливается такое значение входного напряжения АЦП, при котором частота опоявления двух соседних кодов становится равной. Далее небольшим заданным изменением величны входного напряжения АЦП добы

ваются одинаковой частоты появления других кодов, н т. д. Зная напряжение входного сигнала, в пределах которого обеспечивается одинаковая частота появления соседних кодов в различимх точках характеристики АЦП, можно определить величину шума.

На рис. 6.15 приведена структурная схема измерения шума АЦП при входных напряженнях, незначительно отличающихся от заданного переходного уровня (это обеспечнвает нанбольшую чувствительность) [152]. В процессе измерения с помощью цепи обратной связи, состоящей из компаратора кодов и нитегратора, вхолное напряжение АПП поддерживается в окрестностях перехолного уровня. Переходный процесс, около которого должно производиться измерение, задается путем подачи соответствующего кола на олин из общих вхолов компаратора. Компаратор произволит сравнение заданного кода с кодом исследуемого АЦП, и в зависимости от того, какой нз сравниваемых кодов больше, на вход интегратора подается образцовое напряжение любой полярности. Выходное напряжение интегратора, поступающее на вход АЦП, изменяется по пилообразному закону, а знак его изменения поочередно меняется. Точность, с которой поддерживается заданное входное напряжение АЦП, определяется параметрами интегратора (величинами R и C), а также продолжительностью инклов преобразовання.

В тех случаях, когда шум отсутствует, входное напряжение АЦП наменяется симметрично относительно перехоциято уровия и его наменение равно ΔU . Изменение входного напряжения АЦП при наличин шума принимает случайный характер. Фиксируя закон и величну изменения ΔU , а также ее частоту, после некоторых математических преобразований можно получить величену шума АЦП [152]. Необходимо отментъ, что методы измерения шумовых параметров АЦП являются сравнительно трудоемкими и мало поддаются автомативации.



Рис. 6.15. Схема измерения шума АЦП

6.4. АППАРАТУРА ДЛЯ ИЗМЕРЕНИЯ ДИНАМИЧЕСКИХ ПАРАМЕТРОВ АПП

6.4.1. ИЗМЕРИТЕЛИ ВРЕМЕНИ ПРЕОБРАЗОВАНИЯ АЦП

Известные автоматизированные установки, позволяющие определять времи преобразования, время задержих взлуска и время цикла кодирования [76, 77], вз-за ограниченного днапазона зиверяемых времен и большой погрешности вимерения малых времен малопригодны для определения динамических параметров быстродействующих АЦП паральельного типа.

На рис. 6.16, а, б приведены структурная схема тестера и временные днаграммы, предназначениие для измерения и коитроля времени преобразования и проверки функционирования АЦП параллельного типа на 6—8 разрядов. Измерение осуществляется при высоких частоте повторения тактовых имитуасов и скорости изме-

рення входного сигнала [62].

Тестер работает следующим образом. Генератор тактовых импульсо I вырабатывает инпульсы формы мезидра- с частотой повторения 20 МГц, которые поступают на схему выделения парных импульсо I с выхода этой схемы нипульсы оступают на формирователь тактовых выпульсов I и на тактовый вход. I, иммермемого АЦП I0. К выход этой сренартора подключен делигься частоты I0 с коэффициентом деления I1:200. Делигель выдает импульсы синхронизации на другие функциональные узлы тестера, в том числе из схему управляемой задержив I1. Формирователь входного напряжения I2 формирователь входного напряжение I3 мет управляемой задержив I3 мет I4 мет I5 мет I5 мет I5 мет I6 мет I7 формирователь входного напряжение. Он




Рис :6.16. Структурная схема тестера для изменения F_c и проверки функционирования 6—8-разрядных АЦП параллельного типа с частотой преобразования 20 МГц (а) и воеменные днагомы (б)

по согласованному тракту подключен к аналоговому входу измеряемого АЦП U., Схема управляемой задержки совместно с 12разрядным счетчиком импульсов 8 и с ПАП 9 личейно переменает входиой сигнал относительно тактовых импульсов, как показано на рис. 6.16.6. Таким образом, в момент прихода каждой пары тактовых импульсов на контролнруемую ИС поступают новые значення напряження. Так как входное напряжение изменяется последовательно, выходной кол контролируемой ИС лоджен изменяться тоже последовательно, что проверяется с помощью цифрового компаратора 12. Прн этом на входы 1 цифрового компаратора через блок стробируемых компараторов 11 поступает выходной код контролируемой ИС, а на входы 2 — опорный код от 8-разрядного счетчика 13. Пля считывания выходного кода измеряемой ИС в заданный момент времени, равный нормированному значению времени преобразовання t_c , введена схема регулируемой задержки считывания кола 15, которая выдает стробимпульсы U_{cl} на блок стробируемых компараторов. Источник опорного напряжения обеспечнвает считывание выходного кода при заданном напряжении.

Блок переключення рода работы 4 обеспечнает переключенне тестера из режима КОНТРОЛЬ в режим ИЗМЕРЕНИЕ или КАЛИБ-РОВКА. В режиме КОНТРОЛЬ цикл работы тестера начинается после подачи импульса ПУСК от генератора одиночных импульсов 20. При этом устанавливаются счетчики импульсов 8 и 13 в нсходное состояние (код 000 ... 0). С приходом каждого импульса снихроннзации (от делителя частоты 5) фронт входного сигнала перемещается по отношению к тактовым импульсам на велични 2-12 × X te и сравнивается выходной код 1 измеряемого АЦП с опорным кодом 2. Так как после пуска тестера выходной код исправного АЦП равен опорному коду (000 ... 0), цифровой компаратор фиксирует равенство кодов и вырабатывает сигнал, который через логический вентиль 19 н счетчик 13 увеличивает опорный код на единицу, т. е. он становится 000...1. После этого фронт входного напряження перемещается, в результате чего опорный код тоже увелнчивается на единицу, Таким образом, если ХП АШП монотонияя, т. е. если отсутствует пропуск кодов, счетчик 13 автоматически проходит все возможные значения кодов АЦП. В конце цикла от старшего разряда этого счетчика поступает импульс на вход схемы нидикаинн ГОДЕН-БРАК 14, которая выдает световой сигнал о годности намеряемого АЦП (ГОДЕН).

В случае пропуска любого кода АШП равенство кодов в данной точке XII отсутствует и счетник /3 останавливается в состояния пропушенного кода. При этом в коние цикла контроля скема сдвига опорято кода 2 /1 формирует импулас, который увеличивает опориза к опричек кода. Число пропушенных кодов 18 фиксирует пропуск кода. Число пропушенных кодов в пределах 0.9 высвечивается индикатором пропуска кода, а в случае пропуска боде девяти кодов высвечивается инданкато >> Лисло наличии пропуска кодов схема нидикации выдает сигнал об отбраковке измеряемого АЦП (БРАК)

В режиме контроля тестер позволяет проводить функциональный контроль АЦП (отсутствие пропуска кодов) и контроль времени преобразования t, по заданиым нормам (например, ЦЕХ, ОТК, ТУ). При этом схемой задержик считывания кола 15 уплавляет схема:

задания нормы t- 16.

В режиме измерения тестер работает аналогично. Схема регулируемой задержих очитывания 15 автоматически увеличивает длительность стробимиульса с 70 ис до тех пор. пока не полянтия пропуск кода, после чего цифровой измеритель 1, 17 замериет фактическое значение 1, Тестер позволяет измерять 1, и таким зикроскем, которые мимел приуск кодов более девяти (время измеряния при этом значительно увеличивается). Пропущенияе коды автомитировается от прогительно увеличивается). Пропущенияе коды автомитировается 1 с пропушения коды автомитировается 1 с пропушения коды автомитировается 1 с прогушения 1 с прогушения коды автомитировается 1 с прогушения коды автомитировается 1 с прогушения 1 с прогушен

В режиме калибровки производится калибровка цифрового измерителя ℓ_c подачей иа его вход импульса длительностью 100 ис, который формируется от генератора тактовых импульсов.

Основные параметры тестера

Тактовая частота, МГц Длительность тактовых импульсов, ис	20±1% 15±20%
Длительность фронта и среза тактовых нипульсов,	
нс	Не более 6
Напряжение высокого уровня тактовых импульсов,	
В	2 45
Напряжение низкого уровня тактовых импульсов	
В	0 .0.4
Скорость изменения входного напряжении В/нс	2/50, 2/60, 2/135,
опорость поленения входного пвиряжения вунс	2/150
Напряжение высокого уровня, В	0.10.2
Напряжение инзкого уровия, В	-2.12,3
Днапазон сдвига фронта входного напряжения от	
носительно тактовых импульсов, ис	110±10, 200±20
Число шагов сдвига	4096
Нормы контроля времени преобразования не	90±5%, 95±5%
тория потроля премени преозращования не	100±5%

Дивпазон измерения времени преобразования, ис Погрешность измерения времени преобразования, % Производительность без учета контактирования ИС/ч

в режиме контроля в режиме измерения Напряжение питания, В Потребляемая мощность, Вт Габаритные резмеры, мм Масса, кг 3000 200 220±10% He 60.nec 100 480×300×200 Hc 60.nec 25

70.. 120

Коиструктивио тестер выполнен в виде базового измерительного блока, пробника и комплекта смениых контакторов. В базовом блоке размещены все основые узлы измерителя, кроме компараторов кодов. На передней панели блока находятся органы управления и индикации, а также разъем для подключения пробника. Пробник со свенным контактором состоит из двух отдельных узлок, которые для удобства работы размещены на отдельной массивной подставке и соединяются с базовым блоком с помощью удилинителя длиной около 1 м. На пробнике имеются кнопка ПУСК и световые индикаторы ПОДЕН—БРАК, удблированияе с базовым блоком. Конструкция пробника обеспечивает его подключение к испытательной панели.

Погрешиость измерения времени преобразования

$$\delta t_e = \pm \sqrt{\delta t_y^2 + \delta t_{ap}^2 + \delta t_{sc}^2}, \qquad (6.1)$$

где δI_* — погрешиость измерителя временных интервалов; δI_{ap} — погрешиость из-за апертурной задержки регистра; δI_{ac} — погрешность из-за исстабильности уровня считывания выходных кодовых импульсов АЦП,

Погрешность измерителя аременных интераалов

$$\delta t_{\pi} = \pm \sqrt{\delta_{\phi \tau}^2 + \delta_{\phi c}^2 + \delta_{cc}^2 + \delta_{\pi}^2 + \delta_{\pi}^2 + \delta_{\tau}^2},$$
 (6.2)

гае бъ и бър—погрешности из-за конисчиой длятельности фроита тактовых и стробирующих инарукасе соответственно; бът погрешность стратственного устройства извериталя; бът погрешности из-за изяливателя дененной шкалы извериства; бът погрешности из-за дисерейскит счета авмеритоля; бът погрешности теля, бът погрешности из-за дисерейскит счета авмеритоля; бът погрешности испълзата извериталя показаль, что сумнарила величная бът, не превишает испълзата извериталя показаль, что сумнарила величная бът

Апертурная звдержка регистра, построенного на компараторых типа КР 597СА2, определена путем измерення апертурной задержки большого числа компараторов. Получено, что 1,9 <2,1 нс. Тогда при нормальном законе распределения апертурвой задержки компараторов [77, 78]

$$\delta t_a = t_{ap}/3t_c \tag{6.3}$$

Погрешность нэ-за иестабильности уровия считывания выходных кодоаых импульсов

$$\delta t_{eq} = \Delta U_{eq} / S t_{e}, \qquad (6.4)$$

где $\triangle U_{\rm eq}$ — погрешность установки уроаней считывания; S — крутизна фронтоа выходных импульсов; $U_{\rm eq}$ — напряжение считывания.

выходных нипульсов; U_∞ — напряженне считывания.

— Согласио (6.1) — (6.4) суммариая погрешность измерения времени преобразования

$$\delta t_c = \pm \sqrt{\delta t_u^2 + (t_{ap}/3)^2 + (\Delta U_{cv}/St_c)^2}$$

Проведенные расчеты и экспериментальное исследование показывают, что погрешность ве превышает 8.0% (для имжието значения времени преобразования). Для измерения динамических параметров более быстродействующих АЦИ, частотя преобразования которых составляет 50...100 МГц (прикцип действия этих АЦИ) отмичается от ракее рассмотренных), колользуется тестре, структуромичается от ракее рассмотренных устранования структуром от пределения от пределения




Рис. 6.17. Обобщенная структурная схема тестера для измерения t_e и проверки функционирования 6—8-разрядных АЦП с частотой преобразованя 50...100 МГц (а) и временые дляграмы (б)

ная схема и временные диаграммы которого приведены на рис. 6.17 [164].

Тестер работает следующим образом. В качестве ведущих генераторов, определяющих частоту квантования измеряемого АЦП. используются два кварцевых генератора, работающие на близких частотах f и $f - \Delta f$, причем $f \gg \Delta f$. Фронт импульсов генератора 1 запускает формирователь тактовых импульсов, который выдает серню импульсов с длительностью меньше 1/f (не полностью заполняется период колебаний генератора 1). Синхронно с фронтом импульсов этого генератора вырабатывается синхроимпульс, положение которого в последовательности тактовых импульсов определено временем преобразования АШП (он обычно следует после второго тактового импульса). С помощью синхроимпульса производится запись кодов АЦП в быстродействующий регистр. Формирователь входного напряжения вырабатывает нарастающее напряжение, скорость изменения которого равна и. С каждым периодом входиого сигнала из-за разницы частот от генераторов образуется сдвнг фазы н одновременно некоторое изменение напряжения $\triangle U_i = v \triangle t$. При этом выходной код идеаль- $(\Delta U i f t 2^n / U_A) =$ целая часть АЦП к = целая часть $(v \triangle ft2^n/U_A)$, где t — время с момента измерения; N — разрядность АЦП: U - диапазон входного напряження АЦП. Выходной код АЦП нзменится прямолннейно, еслн v и Δf константы. Скорость нзменения и н разница частот генераторов 🛆 ј выбираются следующим образом. Для того чтобы зафиксировать выходной кол АШП с вероятностью p, ступень квантовання которого равна $kU_4/2^n$, число выборок $b=2^{\kappa}/k(1-p)$, где k — коэффициент, характеризуюший дифференциальную нелинейность (пропуск кода происходит npn k = 0

Количество выборок определяется выражением $b = U_a/\Delta U_I =$

 $=U_{\star}/v \wedge f$. Torga $\Delta f = k(1-p)U_{\star}/2^{n}v$

Таким образом, Д выбирается так, чтобы не пропустить ни один код из последовательности при проверке годного AUII (на выходе годного АЦП должны появиться последовательно все коды без пропусков). Последовательность кодов проверяется догическим устройством, которое состоит из цифрового компаратора и счетчика импульсов. При совпадении кода цифровой компаратор выдает импульс, который меняет состояние счетчика на единицу При этом счетчик начинает работать от нулевого состояния и проходит последовательно все коды. Если АЦП имеет пропуск кода, то счетчик на этом коде остановится, так как от цифрового компаратора не поступит импульс. При фиксации последнего кода индикатор ГОДЕН-БРАК показывает годность АЦП.

Одновременно с функциональным контролем АЦП проверяется и время преобразования. Задержка синхроимпульсов toc устанавливается заданной. Если время преобразования меньше заданного. то в регистр будут записаны неустановившиеся выходиме коды т. е. не будет последовательного изменения. При этом, меняя время (ж. можно найти минимальное его значение, при котором нарушается последовательность кодов. Задержка будет соответствовать времени преобразования АЦП, которое может быть измерено с помощью измерителя временных интервалов.

Основные параметры тестера

Тактовая частота, МГш 50: 100+10% Длительность тактовых импульсов, ис 10: 5+10% Высокий уровень тактовых импульсов, В -0,98±5% Амплитуда тактовых импульсов, В . Не менее 0.7 Скорость изменения входного напряжения, В/мкс . 50: 100±20% Напряжение высокого уровня входного напряжения 2.5...3 Напряжение низкого уровня входного напряжения, -2.5...-3 Пределы установки задержки считывания выходных колов, ис . 8...40 кодов, ис Производительность без учета контактирования. в режиме контроля Не менее 3000 в режиме измерения . Не менее 500 Напряжение питания. В 220±10% Потребляемая мощность, Вт

Не более 100 Габаритные размеры, мм . 480×215×35 Macca, Kr . . . Не более 20

Конструктивно тестер выполнен в виде настольного измерилельного прибора, состоящего из базового блока, размещенного в корпусе «Надел», и выносного пробника со сменными контакторами.

6.4.2. ИЗМЕРИТЕЛИ АПЕРТУРНОГО ВРЕМЕНИ АПП

Динамические пајаметры АЦП, такие как апертурное время, аптарирная неопределенность, АЧХ, в основном нямеряются на этапе разработки АЦП (при конструктивных испытаниях). В результате этого, а также из-за сложности и особенностей измерения этих параметров производительная аппаратура для их измерения либо отсутствует, либо является лабораторного типа (собранная из для измерения).

На рис. 6.18 приведена структурная скема установки для измерения апертурного времене выстровействующих АЦП [71]. Апертурное время зависит от уровня и скорости изменения входиого сигнала и равно ("е."; 1""; 1"", г. и", г. и", — задержив выборки и арастающего сигнала; ""— задержив выборки убывающего сигнала; (""— случайная состальзющая, обусловления флуктацией запуска АЦП. Входной тестовый сигнал представляет сумму еннусовдального и постоянного напозвечий:

$$U_{\text{ax}} = U_0 + U_m \sin \omega t \qquad (6.5)$$

На вход измеряемого АЦП подается напряжение U_0 и в определение моженты врежеви регистрируются показания N_0 Затем дополнительно подается синусондальный сигнал (к U_0 добавляется синусондальный сигнал (к U_0 добавляется синусондальное напряжение) и в те же моменты врежени регистрируются показания N (и N (при положительном и отрицательном полупериодах синусондального сигнала). Размость N_1 — N_0 характеризует апертурную составляющую, связанию с изменением скорости нарастания сигнала. Далее, регулируя U_0 находят максимальную размость показаний АЦП на положительных и отрицательных полупериодах (N)—N(), которые служат для оценки разброса значений задержки отсчета АЦП. При этом

$$t'_{a} = h(N_{1} - N_{0})/\omega U_{m}, t''_{a} = h(N'_{2} - N''_{2})/\omega U_{m},$$
 (6.6); (6.7)





Рис. 6.18. Структурная схема измерителя апертурного времени АЦП



Рмс 6 19. Структурная схема измерителя впертурного времени с использованием кварцевых генераторов

где h — ступень преобразования АЦП. Подставляя (6.6) и (6.7) в t_в, получаем апертурное время.

На рис. 6.19 приведена схема измерителя апертурного времени с непользованием двух кварцевых генераторов. Для формирования входного сигнала и тактовых импульсов используются кварцевые генераторы с близкими частотами. Начадом измерения служит совпадение фронтов импульсов генераторов, фиксируемое схемой совпадения. Необходимые параметры входного сигнала и тактовых импульсов, поступающих на входы измеряемого АЦП, вырабатываются формирователем входных импульсов. Цифровой формирователь временного сдвига состоит из двух счетчиков разрядностью N, в результате чего на входы АЦП поступают импульсы с временным сдвигом $\triangle t_x = N \triangle t$, где $\triangle t$ — разница периодов повторения кварцевых генераторов. После заполнения счетчиков происходит некоторый фазовый сдвиг между импульсами, равный Δt_x Сдвиг регулируется частотой одного из генераторов. Его величина выбирается такой, чтобы происходило изменение выходного кода АЦП. Для определения численного значения Δt_x используются расширитель-преобразователь, компаратор и цифровой блок. Данным устройством может быть измерено лишь апертурное время, так как создаваемый счетчиками фазовый шум имеет достаточно большое значение

Известио также многофункциональное устройство, предмазначенное для. определения динамических характеристик АЦП [141], которое из-за ограниченного быстродействия малоприголар для измерения динамических параметров (в том числе апертурного времени) быстродействующих АЦП паразледьного типа

6.4.3. ИЗМЕРИТЕЛИ АПЕРТУРНОЙ НЕОПРЕДЕЛЕННОСТИ АЦП

В приведенной на рис 6 20 схеме нзмерения апертурной неопределенности [20] выходной сигнал генератора синусондального напряжения, имеющего инжий уровень шумов, поступает на цифровой вход измеряемого АЦП На другой его вход подается смещен-




Рис. 6.20. Структурная схема измерителя апертурной неопределенности

В ряде случаев, когда АЦП работает в непрерывном режиме (с непрерывным тактовым сигналом или сернями импульсов), для




Рис. 6.21. Структурная схема намерятеля апертурной неопределенности при работе АЦП в непрерывном режиме

проверки ндеитичности параметров кодирования АЦП по каждому импульсу используется схема намерения, приведенная на рис. 6.21 [20], принцип работы которой аналогичен.

6.5. СХЕМЫ ВКЛЮЧЕНИЯ ИС АЦП К1107 ПРИ ИЗМЕРЕНИИ ДИНАМИЧЕСКИХ ПАРАМЕТРОВ И ОСОБЕННОСТИ ИХ КОНСТРУКТИВНОГО ИСПОЛНЕНИЯ

На рис. 6.22 — 6.24 приведены схемы включения и времениые диаграммы нэмерения времени преобразования АЦП ИС К1107ПВ1 и К1107ПВ2

Параметры тактовых имиульсов (рис. 6.24); частога повторения $f_* = 20$ МГц ± 19 %; возданое напражение мыхого уровим $U_{vt} = 0..04$ В; входаное напражение высокого уровия $U_{wt} = 2.6$. В В; длигеньщость формат не более 6 ис (на уровиях $U_{vt} = 2.6$. Длигельность спада не более 6 ис (на уровиях $U_{vt} = 2.6$. Длигельность мульсы $U_{vt} = 0.00$ (на уровиях $U_{vt} = 0.00$).

Параметры входного снгнала: входное напряжение низкого уровня $U_{ln} = -2,1$... -2,3 В; входное напряжение высокого уровня $U_{ln} = 0,1$... 0,2 В; длительность фронта 50 ... 150 ис (на уровни), 1, 0,9 U_{ln}); сдвиг входного напряжения t_{rn} не менее 100 вс

(дискретность не более 25 ис).

Параметры стробирующих импульсов: длительность $t_{st} = 70...$ 120 нс (на уровиях 0,5 U_{st}), длительность фронта и спада 6 нс

(на уровнях 0,1; 0,9Ust).

К выходам измеряемого АЦП подключен эквивалент нагрузки (рис. 6.25). В зависимости от структуры построения измерителя временных интервалов. АЦП к от измеряемым выходам подключа-егся эквивальнит нагрузки: либо к кажодму выходу (при падралельном измерении выходов АЦП), либо к измеряемому выводу (при одножнальном) измерения разгора от измеряемому выводу (при одножнальном) измеряемому выводу

На рис. 6.26—6.28 приведены схемы включения и временные днаграммы измерения времени преобразования ИС К1107FB3 и

К1107ПВ4.

Параметры тактовых инијульсов (рис. 6.28): частота следования $f_+=100$ МПг, 50 МПг $\pm 10\%$, длительность инијульса $f_+=5$ ис; 10 ис $\pm 10\%$; длительность фроита и среза не более 2 ис (из уровнях 0.2; 0.8 U $_2$); амилитула не менее 0.7 В; входие изприжение высокого уровня $U_{\rm HI}=-1.5...-2$ В; входиое напряжение инзкого уровия $U_{\rm HI}=-1.5...-2$ В; входиое напряжение инзкого уровия $U_{\rm HI}=-1.5...-2$ В; входиое напряжение инзкого

Параметры входного снгнала: входное напряжение низкого уровня $U_{tt} = -2.5...-3$ В; входное напряжение высокого уровня $U_{tt} = 2.5...3$ В; длительность среаз 50 ис; 100 ис±20% (на уровнях

0,1; 0,9 U_{IA}); дискретность сдвига не более 10 нс.

Параметры стробирующих нмпульсов: длительность импульсов 0...30 ис (на уровнях 0,50 U_{st}); длительность фронта и среза 2 ис (на уровнях 0,2; 0,8 U_{st}).




Рис 6.22 Скема включения ИС К1107ПВ1 при измерении г. и проверке функционирова иня




Рис 6.23. Схема включения ИС К1107ПВ2 при измерении t_c и проверке функционирования 11-409






Рис. 6.25. Схема эквивалента нагрузки при измерении динамических параметров ИС К1107ПВ1 и К1107ПВ2

Рис. 6.24. Временные днаграммы измерения 4. в проверки функционирования ИС К1107ПВ1 и К1107ПВ2





Рис. 6.26. Схема включения ИС К1107ГІВЗ при измерении t_c и проверке функционивования



Рнс. 6.27 Схема включення ИС К1107ПВ4 при измерении динамических параметров и проверке функционнрования




Рис. 6.28. Временные диаграммы при измеренни 1, и проверке функционирования ИС К1107ПВЗ и К1107ПВ4

Достоверность измерения динамических параметров АПП во многом зависит от конструктивного исполнения адаптерной платы Если при измерении динамических параметров ЦАП наиболее критичными являются выходные цепи, то при измерении динамических параметров АЦП - входные. Наряду с требованиями и мерами коиструктивного исполнения адаптерных плат для ПАП которые изложены в гл. 5 и 7, особое внимание необходимо обратить на конструктивное исполнение цепей подключения входов АШП. Из-за широкого спектра выходных сигналов АЦП и входных стробирующих импульсов, большой их амплитуды по сравнению с ЕМР, а также нерегулярного характера появления выходных импульсов АЦП относительно входного сигнала, подаваемого на вход АЦП, образуются достаточно большие паразитные сигналы, Эти сигналы через наразитные емкости адаптерной платы попадают на аналоговый вход АЦП, в результате чего появляется нестабильность его работы, теряется достоверность измерения, возрастают погрешности. Для исключения этого применяются отдельные «аналоговая» и «сигнальная» корпусные заземляющие шины.

Глава 7

ОСНОВНЫЕ ФУНКЦИОНАЛЬНЫЕ УЗЛЫ ИЗМЕРИТЕЛЕЙ ДИНАМИЧЕСКИХ ПАРАМЕТРОВ МИКРОСХЕМ ЦАП И АЦП

7.1. ИЗМЕРИТЕЛИ ВРЕМЕННЫХ ИНТЕРВАЛОВ

Наиболее сложным узлом, определяющим метрологические ха рактеристики измерителей динамических параметров ИС ЦАП и АЦП, является измеритель временибх интервалов. Особенности методик измерения динамических параметров, форма входных и выходных сигналов, точность и производительность измерений предъявляют специфические требования к измерительно.

Принципы построения и структура измерителей времениых интервалов, предназначениях для измерения динамических параметров (в основном времени установления), определяются разрядностью и объегораействием измеременых ЦАП. Усредненные значения основных параметров быстродействующих ЦАП, определяющих требованиям и измеременых интервалов, приведения установлениях интервалов, приведения

в табл. 7.1

Методы измерения временных интервалов и их применение для измерения динамических параметров цифровых микросхем широко освещены в [79—81]. Основными параметрами измерителей, предназначеных для измерения динамических параметров ЦАП,

ридность	Минимальное времи I _{SU} нс	Сопротна- ление нагрузки, Ом	EMP MB	д О Минимальное времи ¹ SU. ис		Сопротив ление нагрузки. Ом	ЕМР мВ	
8 10	5 50 10. 100	25; 50; 75 50; 75	1 2 0,5 1	12	50 .500 500 и более	50: 75 50: 75	0,25,0,5 Менее 0,5	

являются диапазоны измеряемых времен и амплитул, разрешающая

способность амплитуды и точность их измерения.

Разрешающая способность амплитуды зависит от разрядности намеряемого ЦАП н амплитудного днапазона выходного сигнала Это связано с тем, что обычно время установления измеряется при малых уровнях отсчета (уровнях, отличающихся от установившегося значения сигнала на +0.5; +1, +2 ЕМР и т д.) Если зона точности установившегося ЦАП ±0.5 ЕМР, то для 10-разрядных UAII это составляет ±0,05%, а для 12-разрядных ±0,012% « величины выходного сигнала Измерение мгновенных значений таких малых сигналов в наносекундном диапазоне является весьма сложной задачей Очень высокие требовання предъявляются к шумовым свойствам измерителей Например, зона точности 0,5 ЕМР для 10-разрядных ЦАП составляет 500 мкВ, а для 12-разрядных около 200 мкВ Следовательно, точность измерения должна обеспечить измерение и установку уровней отсчета при величинах шумов, значительно меньших амплитуды полезного сигнала. Ошибка в установке уровней отсчета (например, неточное измерение опорного уровня из-за шумов) может привести к значительным погрешностям измерения времени установления. То же относится н к плоской части выходного импульса ЦАП Спад и подъем плоской части выходного импульса могут привести к погрешностям измерения того же порядка. Следовательно, при построении таких нзмерителей особое внимание должно уделяться точности анализа плоской части нипульса и методам уменьшения уровня собственных шумов измернтеля

Анализ технических характеристик наиболее точных измерителей временных интерасало [79—87] показывает, что их максимальная точность в наносекунаном диапазоне времени при измерении имдульсных сигналов не превышает ±0.2% Абсолютная разрешающая способность амплитуам таких измерителей не превышает единицые милливольта, причем напряжения собственных шумов намерителей составляют единицы и более милливольт таким образом описанные в [79—87] измерителн могут быть использованы для достоверного измерения времены установления ЦАПС разряжностью, абсолютная величина EMP которых составляет десятки милливольт. Непосредственное их применение для построения измерителей ЦАП с разрядностью более б затруднено из-за большого уровня собственных шумов и малой разрешающей способности ампатуадь.

Для построения измерителей динамических параметров быстродействующих и сверхфыстродействующих ЦАП с разрядностью более 6—8 могут быть использованы следующие методы измерения: прямой компараторный; компараторный с предварительным усилением выходного сигнала ЦАП: метод предварительного преобранием выходного сигнала ЦАП: метод предварительного преобра-

зования временного масштаба выходного сигнала ЦАП.

Существующие в настоящее время быстродействующие компараторы напряжения в интегральном исполнении имеют времена задержки порядка 5...6 нс [88, 89], а максимальная их чувствительность составляет единицы милливольт (компараторы серий КР597СА1, КР597СА2) без учета временных и температурных нестабильностей. Построение измерителей динамических параметров сверхбыстродействующих (8-разрядных н более) ЦАП на базе таких компараторов затруднено из-за малых разрешающих способностей по времени и амплитуде. Для этой цели нужны компарвторы, нмеющие времена задержки (или нестабильность времени задержки) не более 0,2...0,3 нс с чувствительностью, значительно меньшей ЕМР (порядка десятков или сотен микровольт). Из-за отсутствия такого класса компараторов построение измернтелей динамических параметров сверхбыстродействующих ЦАП с разрядностью более 8-10, работающих компараторным методом н обеспечнвающих прнемлемую точность измерення, в настоящее время затруднено.

Широкое применене прямой компараторый метол, работающий деальном времени, нашел лишь в измерителях динамических параметов ЦАП микроссекундирго и мидлисскундирго диназонов

времен [90-93].

Для измерения временн установления более высокоразрядных и менее быстродействующих ЦАП широко используется компараторный метод с предварительным усилениям выходного сигнала ЦАП. Основной трудностью такого метода измерения является построение усилителя выходного сигнала ЦАП.

Таким образом, существующая в настоящее время элементная бал позволяет создавать измерителя времени установления, работающне в реальном масштабе временн с разрядностью до 12—14

и временем установления более 50...100 нс.

Предпочтительным методом построемия измерителей, сообенно для сверхбыегоранействующих ЦАП, является метользование предварительного преобразования временного масштаба (спектра) выкольного синтала ЦАП. Для его реализации необходимо применять специальные стробоскопические преобразователи, так как универсальные преобразователи, так как универсальные преобразователи, так для изберсальные преобразователи, так жак универсальные преобразователи, так для той цельно маспаратьным на-за инжикой чурствым для той цельна малопритодым на-за инжикой чурствым стром пределения за пределения на предоставления предоставления

тельности, большой погрешности трансформации временного масш-

таба, а также большого уровня шумов [83-87].

Наиболее высокой точностью обладают специализированные стробоскопические преобразователи, работающие в режиме пикового детектирования и формирования шага считывания с помощью двух кварцевых генераторов. [94]. Структурная ссема такого преобразователя принедена на рис. 7.1. Выходные импульсы кварцевого генератора с частогой повторения F; авпускают формирователь гестимиульсов и с. последнего поступают на вход измеряемого ПАП и сместов. 2 Ситалом кварцевого генератора 2 запускает стем формирователь стробимиульсов. Частота повторения кварцевого генератора 2 запускает стем работы с тренератора 2 Трате тът с тренератора 2 Трате 2

В связи с тем, что частота повторения стробимпульсов выбрана больше частоты повторения тегтимпульсов, преобразование временного масштаба измеряемых сигвалов происходит по обратиом инкале времени. Обратива чикала времени образуется иза того, что частота тестовых импульсов превышнает частоту стробирующих милульсов, в результате чего стробирование осуществляется с конща исследуемого импульсь (по обратной шкале времени). Это обстоятельство по многих случаях повозовляет значительно, это обстоятельство по многих случаях позволяет значительно, это обстоятельство по многих случаях позволяет значительного по стеменности произведения применения пременения представления применения пременения пременения

а) получить сравнительно большой коэффициент передачи

преобразователя (до 0,5...0,6);

 б) обеспечить наименьший уровень виутренинх шумов (преобразователи, работающие в режиме пикового детектора, имеют иаивысшее отношение сигиал-шум, зависящее от постоянной времени

разряда запоминвющего коиденсатора и от шага считывания); в) получить на запоминающем коиденсаторе преобразованный аналоговый (непрерывный) сигиал, что при высоком коэффициенте передачи позволяет значительно упростить скему преобразователя

и последующую схему обработки исследуемого сигнала; г) достичь хорошей линейности преобразования временного




Рис 7.1 Структурная схема спецнализированного стробоскопического преобразова

масштаба и малой абсолютной погрешности трансформации, так как оба кварцевых сенератора находятся в идеитичиых условиях

работы и изменения их частот равны;

д) получить малые габаритиме размеры преобразователя и возможность его гибрицного исполнения. Это, а свою очередь, позволяет разместить преобразователи на выводах контактора (измеряемого ЦАП), что также помогает уменьшить уровень собственных шумов преобразователя и исключить погрешности, связанные с отражением сигнала в неодиородиостях высокочастотной линии передачи сигнала.

 е) отрегулировать подбором постоянной времени разряда запоминающей емкости смесителя наклон плоской части неследуемого импульса преобразователя, т. е. при регулировке намерителя погрешность, вносимая спадом или подъемом плоской части им-

пульса, может быть значительно уменьшена.

В [83, 94] показано, что преобразователь, работающий в режиме пикового детектировання, обладает способностью подав-


леиня виутреиинх н виешних шумов.

Для явиболее эффективного подваления помех необходимо определенным образом- подпорать шат считывания и постоянную разряда. Анализ показывает, что наиболее эффективное подпорять помех (ж=10..20) можно подучить при постоянной армении разряда емкости смесителя β_≠=0.3...0,7 (рис. 7.2). Выбросы на запоминающей емкости можно легко отфильтровать с помощью фильтра инжинх частот, установлениого на выходе преобразователя. Как показывают эксперименты, уменьшить выутренные шумы и наводки стробпреобразователя можно только конструктивности и намера высоких требуемых точностях имеет шумы и наводки стробпреобразователя можно только конструктивности и намера высоких требуемых точностях имеет разователя служат как передатчики, напразователя служат как переминену). Для этого необходим и сполыт пульсов, другие — как приеминену). Для этого необходим и сполыт пульсов, другие — как приеминену). Для этого необходим и сполыт

Очень важной характернстикой ЦАП, нспользуемого для измерения времени установления, является неравномерность плоской части переходной характернстики, которая для преобразователя с пиковым детектором определяется процессом разряда запомн-

нающей емкости.

На рис. 7.3 приведемы завясимости заряда запоминающей емкоги преобразователя от челса стробамираков в давиой точко сигмала при разных значениях времени ее разряда и амплитудах строминульсов. Принципнальная закетрическая схема стробо-копического преобразователя приведена на рис. 7.4. Преобразователя прикростимы, помещений в специальный корпус: Выводы его элементов для уменьшения шумов сделамы возможно минимальными (колользованы безыводные коиденсаторы и траизисторы), толстопленочные резисторы выполненым методом выжикания. Преобразователь одержит формирователь им методом выжикания. Преобразователь одержит формирователь






Рис 7.2. Зависимости коэффициента подавления помех от числа стробимпульсов при разных значениях постоянной разряда емкости смесителя В.

Рис 7.3. Зависимость изпряжения за ряда запоминающей емкости от числа стробимпульсов при разных значениях времени ее разряда (а) и амплитудах стробимпульса (б)




Рис 7.4 Принципнальная электрическая скема гибридного стробоскопического преобразователя

стробимнульсов, смеситель, работающий в режиме пикового детехтирования, и усилитель преобразованного сигнала. Формирователь стробимнульсов реализован на транзясторах VTI VTS по схеме усилителя-ограничителя слиференцирующими RC-цепонсками меж ду каскадами. Для формирования стробимпульса применены анод VVD2 и короткозаминутая комасикальная иннии (кабель). В смеситель используется днод VD3. В качестве усилителя преобразованного ситнала применяется ОУ D4.

Учитывая, что требования, предъявляемые к измерителям динамических параметров АШП (яжи по дампазому исследумих, сигналов, так и по разрешающей способиости ампантулы), менее жесткие (в том числе для апертурного времени и апертурной неопределенности), чем требования к измерителям времени установления ЦАП, в качесте по-следиих могут использоваться измерни-

тели, описанные в 179—821.

7.2. КОНТАКТИРУЮЩИЕ ГОЛОВКИ ДЛЯ ИЗМЕРЕНИЯ ДИНАМИЧЕСКИХ ПАРАМЕТРОВ ИС

Для подключения измеряемой НС к измерителю используется контактирующая головка (КГ). Чтобы исключить выход из строя намеряемой ИС из-за механического повреждения выводов, обеспечить удобное и быстрое ее подключение к измеритель, как правилю, используются головки, называемые контакторами.


Контактор — это КГ вместе с элементами измерителя, размещенными рядом с головкой и предназначенными для создания необходимого

режима измерення или испытания.

Основными параметрами КГ валяются переходное сопротивление и допустимое число сочанениям. Однако при измерении динамических параметров сверябыстродействующих ИС (а особеню ЦАП и АЦП), работающих в явное и субивлосежуварымх диапазонах времен, очень важными являются паразитные конструктивные параметры: межконтактива еммость, емкость на корпус, надуктивность выводов. Конструкции КГ определаются типом корпусаниямеряемой ИС. Их можно разделять ва две основные группы, для корпусов с планарными выводами и для корпусов с диповскими выводами.

7.2.1 КОНТАКТИРУЮЩИЕ ГОЛОВКИ ДЛЯ КОРПУСОВ С ПЛАНАРНЫМИ ВЫВОЛАМИ

На рнс. 7.5 схематически показана конструкция КГ полоскового типа. Контактирующей частью головам является печатная плата с топологией проводников, идентичной расположению выводов корпуса. Проводники покрывают золотом или другим обеспечивающим хорошую проводимость и стойкость к оксилации метал лом. При измерении динамических параметров быстролействующих ИС требуется согласование передающих трактов имеритстя и КГ



С общий вы (также до транстверующий полючий полочий полоч

Для этого форма проводников платы представляет собои несимметричную подосковую линию. Учитывая, что ширина проводников гляты КГ равна ширине выводов корпусов ИС или несколько уже ее, необходимое волновое сопротивление голосковой линии обеспечивается путем подбора изоляциюнного материала (с опредленной дизлектрической проиншаемостью) и гометрических размеров проводлицих и изолитрующих частей годовки.

Контактирующая головка долоскового типа имеет простую конструкцию и обеспечивает наибольную ширковолосность, так как паразитиме емкости и инауктивности контактирующих проводников очень малы. Основным недостатком головки такого типа является вложе качество контактирования, обусловление остаточной деформацией приклимым кололом, а также влоской формой материала для приклимых кололом, а также влоской формой материала для приклимных кололом применяется силиконная резнив, имеющая малое количество серы.

Для улучшения надежности контактирования используются контактирующие лепестки либо волинестого, либо пружничестог типа. В первом случае надежность контактирования обеспечивается образованием рада точек контактирования с большой силой прижатия (на верхушках лепестка), во этором — надивидуальным прижатием маждого делестка КГ к выводу ИС. Недостатками КГ с лепестком пружничестого типа являются увеличенные паразитные смость и надуктивность.

В ряде случаев микросхемы с одинаковыми электрическими параметрами имеют разънчной конструкции. Для обеспеченыя корписсти ремонтоспособность аппаратуры, а также оперативного перехода от измерение одного типа ИС к другому конструкция КГ должна обеспечеть сперативную их замету.




Рис. 7.6. Контактирующая головка съемной конструкции для корпусов планарного типа [85]

1— корпус 2—болт для регулировки зажина. 3— крышка, 6— изисрисський, 5— караллеочал для прижена, 6— мапральномия для установак ИС, 7— критактирующий депесток 8— комтакт 9— плата комтакторя

Если замену КГ при измерении статыческих параметров можно осуществить с помощью разъемов, припавляниях к КГ (мепосредственно или на удлиняющих проводах), то при измерении динамических параметров сверхбомстровдетвующих ИС это невозможно из-за больших индуктивностей и емкостей соединительных проводов На рис. 76 приведена конструкция КГ, для корпусов планариют типа, обеспечивающая оперативный переход от одного типа корпуса к другому. Измеренемя ИС подключается к измерителю с помощью к другому. Измеренемя ИС подключается к измерителю с помощью балатера (контактирова головка с помощью болгов крепится к адаптера) к Контактирующая головка с помощью болгов крепится к адаптераюй плате. Топология места подключения КГ к плате ядаптера и дентична расположению выводою ИС.


Очень широко используются КГ (как для корпусов с планариыша к с дипоскими выволами) с кулачковым зажимным устройством (рис. 7.7). Однако из-за больших паразитых индуктивностей и емкостей они пригодиы для измерения динамических параметров ИС ограниченного быстрофествия. Кром отро. такие

КГ имеют неудобное подключение ИС

7.2.2. КОНТАКТИРУЮЩИЕ ГОЛОВКИ ДЛЯ ДИПОВСКИХ КОРПУСОВ

Наиболее широкое применение для диповских корпусов нашли КГ скулачковым зажинивым устройством (см. рыс. 77.). В этом случае выводы ИС погружаются в пространство между плоскостими контактирующего лепестка и ни зажинамотся. Хотя погрузка диповских корпусов в головку значительно удобиее и контактирование мость их получается сравниятельно изкака. Причиной этого влалеста большое расстояние между точкой вывода ИС из корпуса и точкой поддлючения контакта головки к целям измерителя.

На рнс. 7.8 приведены конструкция и вид КГ с кулачковым зажимным устройством и поперечным контактом Контактирование






Рис. 7.8. Контактирующая головка с кулачковым зажимным устройством и поперечным объектом (для корпусов депоского типв): a = 0.00шай выд. $\delta = местя контактровами вывода <math>\delta = 0.00$ шай выд. $\delta = 0.00$ шай выд.



Рис 7.9 Контактирующая головка с полнижной частью платы: I — неподвиживя часть, 2 — контактирующьй ле-лесток; 3 — корпус ИС; 4 — выводы ИС, 5 — про-водящьй проводянк платы; 6 — подвиживи часть

ИС осуществляется за счет передвижения корпуса ИС, выводы которого деформируют контактный лепесток, скользящий по контакту и выводу ИС. В процессе скольжения разрушается оксидная пленка (если она есть) и обеспечивается надежное контактирование.

На рис. 7.9 схематически показана широкополосная КГ с под-

Таблица 7.2. Паразитные конструктивные параметры

Тап КГ	контактирующей головки									
ным когітактом для планарных кор- пусло правод пр	Tun KF	С1, пФ	C _B , nΦ	Ca. no		C1, C2, C3				
ройством для планарных кор- пуска при	ным контактом для планарных	0,13	0,53	0,74	4,81					
УК. 1-16 Контантирующие головки типа 0.45 0.55 0.97 4.42 6 0.77 Голоскового типа с пружения 0.12 0.65 1.04 5.29 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0	ройством для планарных кор-	0,33	0,43	0,65	3,71					
Контактерусицие годовки типа 0.45 0,55 0,97 4,42 — — — — — — — — — — — — — — — — — —	Контактирующие головки типа УК 1-16	0,25	1,03	1,55	7,91	.40 . 0/3				
Плодсового типа с пружения— 0,12 0,65 1,04 5,59 0 □ 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0	Контантирующие головки типа РС 1-16, РС 1-28, РС 1-40	0,45	0,55	0,97	4,42	6 - C1 - 11				
С кулачковым элкининым устройствия кологостиным кол	Полоскового типа с пружини-	0,12	0,65	1,04		8 - 3				
ройством и продольным контактом для диповских корпу-	ройством и поперечным кон- тактом для диповских корпу-	0,23	0,31	0,48	2,11					
	ройством и продольным кон- тактом для диповских корпу-	0,30	0,38	0,59	3,21					

вижной частью печатной платы. Место контактирования находится непосредственно в точке крепления (или выхода) вывода ИС из корпуса. Подвижная половина платы контактора соединена с измерителем с помощью тибких проводов. Для фиксации схемы в КГ используется сленияльное рыжимиюе устройство.

Результаты теоретического и экспериментального исследований пазытных конструктивных параметров наиболее распространенных КГ приведены в табл. 7.2 [95] [[...] пачетная индуктивность

вывола КГ).

7.3. ГЕНЕРАТОРЫ ТЕСТОВЫХ ИМПУЛЬСОВ

Как было показано в предыдущих главах, большое влияние на динамические параметры ЦАП и АЦП (сосбению на время установления сверхобыстродействующих ЦАП) имеют параметры тестимнульсов. Теоретические и экспериментальные исследования работы быстродействующих ЦАП инменят правоты быстродействующих ЦАП показывают, что из время установлений предоставлений в дейтельности и выборосу, в также замилитумы и дейтельности их выборосу, в также замилитумы и дейтельности и выборосу, в также замилитумы и дейтельности и выполнений предоставлений предо

В большинстве случаев для получения минимального временн установления IAЛ фроиты и срезы импульсов должны быть равны среднему значению фроитов и срезов выходных импульсов знамеряемых IAЛ. Г.Лзя неключения выяния выбросов и осцилляций на першине и основании тестовых импульсов на время устаний на першине и основании тестовых импульсов на время установления IIAI их физит и слем дожным быть двеноващуесими.

т. е. не иметь выбросов.

Значительное влияние на динамические параметры и нелинейность (особенно при высоких частотах преобразования) оказывают осциаляции тестовых, стробирующих или тактовых импульсов.

обротивник придъссов в ступае сери и продостивник в МП имеют сравнительно магую вещчину (сраинвы вывоскума). Входиме паразитыве емкоств тактовых в зналоговых входов АЦП составляют десятки или даже сотим йнкофараа, в результате чего образуèтся несогласованность коаксиальных или полосковых линий, приводящая к большим отражениям и осшилациим I. Паразитые осциаляции и выбросм, имеющие достаточно широкий спектр, чего вигуренные связи АЦП. К ії вкорую ЦК поступают на входиме чего изграненные образуються по достаточно преобразователя в задачительно вкажи от результат на тожность сов с апериодническими форматами и срезами.

Известные широкофункциональные генераторы импульсов [97] могороения измерителей ЦАП и АЦП. На рис. 7.10 приведена схема генератора импульсов с плавно регулируемыми наиосекундными фронтом и срезом [98] Формирование



Рис. 7.10. Структурная схема генератора импульсов с регулируемыми наносекундными фронтами

прямоугольных импульсов осуществляется методом суперпоэнции. Выходиме импульсы ведущего генератора поступают на формирователь-регулятор фонкта и через регулятер длительности, определяющий длительность формируемого импульса, на формирователь-





Рис. 7 11 Принципнальная электрическая скема формирователя наиосекунациях — гайка 2 — комтакт; 3 — формировый диод: 6 — ось для регулировка; 6 — крышка: 6 — плужкор деятель, 16 — вывод;

регулятор среза. В формирователях фроита и среза имеются регуляторы формтов и срезов имиульсов, выполненые в ваде маюиме диоль 199, 100 Выходные положительные и отридательные перепады, савнутые во временя, поступают на постедовательно соединенные сумматор-отраничитель, регулятор формта и среза и ковксизальный инвертирующий трансформатор, предмазначенный для получения двуклолярных имиульсов. Привидивальныя заектрическая схема формирователя имиульсов приведена на рис 7.11а Формирование крутых формта и среза, а также длительности имиульсов осуществляется с помощью диодов с накоплением зарида Отаслызая регулировка формат и среза, а также длительности имульпеременными кондемстоторами «ПЕРЕДНИЯ» и «ЗАДНИЯ» (рис, 7.11.6). Оздовременная регулировка формат и среза имульсов производится переменными кондемстоторами «ПЕРЕДНИЯ» и «ЗАДНИЯ» (рис, 7.11.6). Оздовременная регулировка формат и среза имульков производится 7.11.6). Оздовременная регулировка формат и среза имульков 7.11.6. Оздовременная регулировка форма и среза имульков 7.11.6. Оздовременная регулировка формат и ср



импульсов (a) и структурная схема регулятора фронтов (б) $r = \max 6s$, s = n промеждже s = n проме

осуществляется переменными конденсаторами и дросселями «ФРОН-ТЫ».

Основные параметры формирователя

Сопротивление Полярность	наг	рузк	и,	Ом	·			٠.		50 Положительная,
Длительность, Частота следов										отрицательная 050 Определяется ве-
Длительность Амплитуда, В	фрон	TOB,	н	с.		:	:	:		дущим генерато- ром 15 0.5. 2

Неравиомериость плоской части, выбросы, форма фронта и среза импульсов определяются положением регуляторов фронтов и срезов.

Полярность нмпульсов (положительная илн отрицательная) переключается с помощью герконных реле, коммутирующих обмотки

широкополосного транформатора.

В тех случаях, когда необходимо иметь смещение импульсов по постоянному току (например, для измерения апертурной неопределенности или других параметров), к выходу гемератора (после С/5) можно подключить индуктивность, соединенную с источником напряжения смещения: Всеничива индуктивность выбрается такой, чтобы ее реактивное сопротивление для импульса было достаточно большое.

Иногая для проверки функционирования АШП из вмсоких частотах лив измерения динамических параметров используется синусондальный тестовый сигнал, прием амилитура положил поддерова живатых с высокой точностью. При вмерении рымх эксемпляров или партий ИС (особенно сверхбыстродействующих дили иза разброса входиму емостей амилитура вколюютествого сигнала значительно изменяется, что приводит к дополнительным погрешностия измерения. Для исключения этого явления целесообразио использовать систему регулирования (стабилизации) вколиются инжала.

На рис. 7.12 приведена принципнальная электрическая схема широкополосного устройства, позволяющего с высокой точностью автоматически поддерживать амплитуду сигиала у входа измеряемой

ИС.

Устройство состоит из СВЧ аттеновтора, детектора и скемы управления, коэффициент передами электрически управляемого аттеноватора зависит от выходного напряжения скемы управляемого датчиком служит двухдиодыва детектор, расположения в подключения проверяемого объекта (ИС). Амплитуда стабинизырованного синусондального сигнала определяется опоным напряже-




Рис. 7.12. Принципиальная электрическая ехема устройства автоматической стабилизации амплитуды синусоидального сигнала

нием. Точность поддержания амплитуды снгиала не хуже 1% при частоте, равной десяткам — сотиям мегагерц.

7.4. КОРПУСА ДЛЯ ИС И ИХ ПАРАЗИТНЫЕ КОНСТРУКТИВНЫЕ ПАРАМЕТРЫ

Значительное влияние на динамические параметры быстродействующих ИС оказывают паразитные емкости и индуктивности их корпусов. Для уменьшения этого выявиня необходимо в процессе проектирования определенным образом подобрать тип корпуса и

провести проектирование топологии и монтаж ИС.

В табл. 7.3 приведены усредненные значения паразитных емкостей и нидуктивности применяемых типов корпусов (обозначения емкостей согласно рис. 7.13). Как видно из таблицы, емкость сильно зависит от места расположения выводов ИС, что необходимо учесть при проектировании сверхбыстродействующих ИС; размещении контактных площадок, выборе типа корпуса и определении фукционального изакачения его выводного.

икцнонального назначення его выводов.
Влияние паразитных емкостей корпусов ИС на динамические

параметры сказывается по-разному

Во-первых, широкополосные тестимпульсы, подаваемые на входы ИС, или выходные випульсы, синмаемые с логических выходов АЦП, через паразитные емкости проходят на чувствительные цепи амеряемой ИС. Ллительность броитов импульсов составляет едини-

Табля ца 7.3. Паразитные конструктивные параметры наиболее распространенных корпусов

	Усредленные акачения паравитных параметров							
		Межвыводн	Индуктив-		заверж-			
Тип корпуса	в разных рядах		а одном	ряду	HOCT			
	C _{min} s	cmex s	C _{min 1}	Cmex 1	L _{m to}	Lmax	Вреия	
201.16-8 201.16-13 405.24-2 2123.40-6(3) 2207.48-1 2136.64-1	0,27 0,26 0,21 0,75 0,26 0,1	0,49 0,48 0,64 1,18 0,72 2,76	0,71 0,65 0,86 1,04 0,83 1,12	1,23 1,14 1,37 1,87 2,42 5,87	16,4 15,3 17,6 17,3 18,6 16,9	24,1 20,2 23,3 25,7 26,7 47,3	320 300 370 470 650 940	

Примечание. Сопротивление выводов составляет 0,4...0,48 Ом.

цы напосекуял, а амплитула — единицы вольт. Наиболее опаскыми связями для LLAП являются связи межу логическими входами и и выходом, а для АЦП — между логическими выходами или тактовыми входами и аналоговым входом. Амплитула изводимого паразитиюто напряжения во много раз превышает величину ЕМР, что оказывает вляяние на работу измеряемой ИС и результаты ее имирения. Это опасно при измерении времени установления сверхбыстродействующих LLAI, когда цифровые входы сосяциются между действующих LLAI, когда пифровые входы сосяциются между единицы пикофарав, в также при мость вход выходыми кимульсов через паразитиме емкости попадают яв иналоговый вход АЦП. Для уменьшения этого влияния используются два вида замемлющих шин: аналоговая и цифровая и пировая в и пировая и пировами пи

Во-вторых, через паразитные емкости корпусов и КГ образуются положительные обратные связи, приводящие к самовозбуждению всей системы измерения. Форма и частота генерации иосят разнообразный характер, причем изменяются в процессе измерения



Рис. 7.13. Обозначение паразитных емкостей корпусов ИС

(нагревання измеряемой ИС), что приводит к нестабильности и

недостоверности результатов измерения

В табл 74 приведены результаты измерения паразитных еммостей корпусов, используемых для искоторых комиретных типов ЦАП, параметры сигиалов на выводах ИС и ими создаваемые паразитных емарски, бельчины яводомого паразитного мапражения от ехода к выходу (для ЦАП), от тактового входа или выхода к аналоговому входу (для АЦП) достигает достаточно большого значения по сравмению с ЕМР. Это паразитисе напряжение по-разному кождывает дыявие на измеряемые параметры. Оно определяется для конкретного случая (более подробный анализ приведен 8 7 6)

Таблица 7.4. Данные включения и паразитных воздействий, обусловаенные конструктивными параметрами корпусов

Тип ИС	Номера выводов- входов	Номера Выводов- выходов выход, пф		Длитель- ность фронта тест — ни- пулься, не	Наводимое паразитное напряжение на выходе, мВ	ЕМР иВ
К1118ПА1	1—8	14, 15	0,8	2	27	2
К1118ПА2	15—39	7	1	5	33	0,5
К1118ПА3	1—8	. 18	0,7	2	36	2
К1118ПА4	1—12	20, 21	0,9	5	20	0,7

7.5. УСИЛИТЕЛИ ВЫХОДНЫХ СИГНАЛОВ ЦАП

Как было отмечено, в измерителях времени установления ЦАП, работающих по принципу компараториюто метода в реальном и ЦАП, работающих по принципу компараториюто метода в реальном преобразовлетам тожа в мапряжение је выходных сигналов ЦАП Они имеют широкие динамический диапазом входных сигналов ЦАП (О.3 В) и полосу пропускания (время установления усилителя должно быть значительно меньше времени установления измеряемого ЦАП) Есля динамические параметры измеряются социллографическим методом, то усилитель должен произвести компенсацию постоязияой соглавляющей ЦАП

Коэффициент усиления в основном определяется разрядиостью имеременого ЦАП и должен быть не мене нескольких десятков. В качестве усилителей выходных сигналов ЦАП чаще вего используются двух-трехнаскадние ОУ В цепях обратной связи ОУ находител диолы с малым временем восстановления, с помощью которых устраияются паразитные выбросы и осуществляется граимение инжией части сигнала. Пры этом усиливается лишь поддежащая к имеремено часть 3 смя в которой выходной стато.

в окрестность отсчета параметра). На выходе усилителя, где амплитуда сигиала составляет иесколько вольт, а величииа ЕМР достигает 1...2 В, используются классические цифровые измерители временибы интервалов.

На рис. 7.14 приведена схема усилителя с компенсацией постояниой составляющей выходного напряжения ЦАП, позволяющего производить измерение времени установления при высокой чувствительности осциллографа [48].




Рис. 7.14. Схема усилителя выходного сигнала ЦАП с компенсацией постоянной составляющей




Рис. 7.15. Принципиальная электрическая схема усилителя выходного сигиала ЦАП, построенного на базе схемы Джильберта




Рис. 7.16. Схема усилителя-преобразователя для измерения д. 11АП К594ПА1

Большне широкополосность и коэффициент усиления обеспечивает схема, приведения ав рис. 7.15 [101] Вколиой дифференциальциальный каскал преобразует вколное напряжение в дифференциальный токовый сигнал, который подается на схему Дикльберта со слежением токов, в результате чего обеспечивается достаточно широкая волоса пропускания. Переходиая карактеристика составляет десятки наносекула, что возволяет измерить время установления в диапазоме более 80.100 мс.

Сравнительно высовие характеристики при достаточно простом скемотехническом и конструктивном исполнении обеспечивают усилители-преобразователи, выполненные на быстродействующих ОУ На рис 7.16 приведена схема усилителя-преобразователя, используемото для измерения времени установления ЦЛЛ КБ94ГЛА Коэффициент усиления его равен 2000 В/мА, время установления и не более 200 мс

7.6. АДАПТЕРНЫЕ ПЛАТЫ

Контактирующая головка со всеми подключенными к ней элементами, создающими необходимые режимы взимерения ИС (нагрузка генератора тестимнульсов, шунтирующим компенсаторы источников питания ИС, нагрузка измеремом ИС, акоацим цени измерителя временных интервалов), называется адаптерной платой или вадаптером. В большинстве случаев в состав давптерной платы вкодяттакие коммутирующие элементы (реде, герконы). Эквиваленталя сема вдайтерной влаты имеет вид дириеденный на рис. 717 [96]. В ней учтемы все элементы, влияющие на результаты измерения В ряде случаев парызитыми элементами, всичным которых при при определенном конструктивиом исполнении платы достаточно малы, можно пречебече.




Рис. 7 17 Эквивалентная схема адаптерной платы

 $R_{\rm con}$ и, сопротольных патруды в палодое сопротольных дровкера $L_{\rm con}$, $L_{\rm con}$ — паральтые параметры соступенда, $L_{\rm con}$ — паральтые параметры соступенда, $L_{\rm con}$ — параметры соступенда и патружения мастаноря (патружения), $R_{\rm con}$ — параметры соступенда и патружения соступенда и патружения патружения

Для выяснения вликоших факторов платы на результаты измерения необходимо провести знаимз переходной карактеристики (отдельно для входной и выходной цепей). Отдельно для входной и выходной цепей). Отдельно для входной и выходной цепей (отдельно для входной и выходной цепей). Отдельно для входной для в доставля профения, вносимых адаптерной платой, можно получить мож этих цепей на единичный сказон капражения. Методами прибытижениюто анализа переходных процессов в сложных цепях можно пределить их продолжительность и западывание (95°, 102—1051).

Расчеты и экспериментальные исследовання влияния реальных паразнтиых параметров адаптерной платы (паразитных параметров отдельных ее конструктивных и схемотехнических элементов). показалн [95], что при измерении временн установления ЦАП в диапазоне десятков и единиц наносекунд они во многом определяют погрешности измерения. Виосимая ими погрешность оказывает влияние на время запаздывания выходного сигнала и время прекращення осцилляций и колебаний. Время запаздывания выходного сигнала во многом завнент от сопротивлення нагрузки намеряемой ИС и входного сопротивления измерителя. При суммарной их величине, равной 50...100 Ом, время запаздывания выходиого сигнала достигает единиц наносекуид, а разброс времени запаздывания в нескольких образцах адаптерных плат (того же самого типа) составляет сотни пикосекуид. Для исключения этой погрешности в намерителях используется ее компенсация (с помощью отрезков коаксиальных кабелей или поправочных коэффициентов, введенных в управляющую ЭВМ). Более трудно компенсировать и оценнвать влняние паразитных осцилляций и колебаний, так как они являются совокупностью измеряемого объекта и схемы измерения. Для их уменьшення или устранення необходимо определенным образом подобрать конструкцию адаптерной платы, предусмотреть возможно мниимальные геометрические размеры токоведущих частей ее, особенио земляной шины. Продолжительность переходиых колебательных процессов при плохой конструкции адаптерной платы

^{*} Приведен подробный анализ адаптерных плат

может привести к результатам измерения, значительно превышающим истиниме. Например, при измерении тремени установления ЦАП К[118IIA] тем же самым измерителем удлинение геометрической длини проводинков, соединяющих выход ЦАП с измерителем, от 10...20 мм до 40...50 мм дает увеличение времени установления от 20...30 кс до 50...70 кс

Глава 8

ОСОБЕННОСТИ ИЗМЕРЕНИЯ И АППАРАТУРЫ ДЛЯ КОНТРОЛЯ ЭЛЕКТРИЧЕСКИХ ПАРАМЕТРОВ МИКРОСХЕМ ЦАП И АЦП В ПРОЦЕССЕ ИХ ИЗГОТОВЛЕНИЯ

8.1. КОНТРОЛЬ НА ПЛАСТИНАХ

Первой и изиболее важной операцией измерения в технологическом процессе изготовления ИС является контроль на эпитаксиальных пластинах. Этой операцией оцениваются результаты всех предыдущих технологических процессов и определяется работоспособиость сехым. В качестве контрольной аппаратуры, как правило, используется аппаратура, предназначенияя для выходного или вколицо контроля, работающия совместно с эомовой установкой типов Зонд А-5, ЭМ-680 и др. В тех случаях, когда измеряемые ИС должим работать, при повышению температуре коружающей среды, непользуются зондовые установки с подогреваемым столиком, например типа ЭМ-6020.

Общим требованием контроля: н измерения параметров ИС на пластние навляется максимальное число измеряемых параметров (как статических, так и динамических), чтобы до минимума уменьшить комффициент запуска корпусов, который желательно иметь близким к сдинице. Коэффициент запуска корпусов — соотношение всек собраниях ИС к получениям из них тодым ИС. Не обходимо отметить, что коэффициент запуска корпусов для ЦАП и АЦП в зависимости от нх сложности колеблего от единици до десяти и более. Уменьшение коэффициента запуска корпусов для струдов и корпусов на масти трудоемкости изготовления, а тем самым — и себестоимости ИС. Для уменьшения коэффициента запуска корпусов по для уменьшения коэффициента запуска корпусов по для уменьшения коэффициента запуска корпусов по для уменьшения коэффициента запуска корпусов проерка на пластине производится по жестким иомам разбраковки (до двух и более потрешностей измерения параметра.

Высокие точностные характеристики ЦАП и АЦП предъявляют специфические гребования к измерению и коитролю их параметров из пластине. Основными факторами, во многом вызывающими дополнительные посрещности измерения на пластине, являются излежность и качество коитактирования золодов, предизамаченных для полилючення измерителя к измеряемой ИС, а также генерации. возникающие в кабелях, соединительных проводах и самих зонлах.

Качество и надежность контактирования зондов определяются переходным сопротивлением зонд-площадка подсоедниения вывода ИС, а также его стабильностью. Влияние переходного сопротивлення на измеряемые параметры ИС очень заметно при больших коммутируемых токах, так как незначительное изменение сопротивлення приводит к большим паденням напряжений, что непосредственно влияет на режим измерения, а тем самым — на погрешность измерения. Учитывая, что значения токов потребления быстродействующих ЦАП и АЦП достигают сотен и более миллиампер (например, для К1107ПВ2 ток потребления от источника отрицательного напряжения равен 400...450 мА), незначительные изменения переходного сопротивления зондов приводят к неприемлемым результатам измерения. Для увеличения надежности и стабильности контактировання применяются специальная конструкция зондов, их параллельное соединение, проверка переходных сопротивлений с помощью специальных тестов и тестовых пластии или коисталлов.

Лля подключения измеряемого кристалла к измерителю обычно используются универсальные зондовые держатели (типа УК-1). имеющие регулировочные вниты, предназначенные для выставления игл на контактные площадки проверяемого кристалла. Такие зондовые держатели широко применяются для проверки ИС с малым числом контактиых площадок и достаточно большими их размерами Основными недостатками таких зондовых держателей, затрудияющих их использование для измерения параметров ЦАП и АЦП, имеющих большое число контактных площалок и потребляющих большие токи, являются сложность установки зондов на площадки (из-за больших геометрических размеров держателей), нестабильность переходного сопротняления, сбон координат игл. Кроме того, нглы таких зондовых держателей имеют сравнительно малый срок служ-

бы: 50...500 тыс. контактирований.

Наиболее высокие эксплуатационные параметры обеспечивают зоилы с жесткой топологией, называемые устройствами контактными фиксированиыми (УКФ). Они представляют собой ряд контактирующих игл специальной формы, залитых или запаянных на изоляцион-Распайка или заливка (диэлектрическим клеем) ную плату игл осуществляется с помощью спецнальных установок, позволяющих выставить иглы по топологии контактирующих площадок для конкретного типа проверяемого кристалла (индивидуально для каждого типа ИС) Основные параметры регулируемых зондовых держателей и УКФ приведены в табл. 8.1

Использование УКФ для контроля ЦАП и АЦП на пластние дает возможность уменьшить погрешности измерения и коэффициент запуска корпусов. Кроме того, малые геометрические размеры исл позволяют создавать устройства для оценки дниамических параметров на пластине (для АЦП и менее быстродействующих ЦАП)

Таблица 8.1. Характеристики зондовых держателей

Х-рактеристика	уК-1	, уқф
Число контактирований Минимальное расстояние между иглами, мм	500 000 0,20,3	1 500 000 0,10,2
Число игл в ряду при размере площа- док и промежутке 0,12 мм	До 8 в одном ряду	До 30 нгл в 1-м ряду; 160 нгл в двух рядах; по четырем сторо- нам 240 нгл
Переходное сопротивление при токе 50 мА. Ом	0,31,0	0,10,5
Емкость между иглами, пФ Усилие прижима, г Разновысотность, мм Периодичность регулировки	23 68 — В каждой смене или после сбоя	Не более 1,5 810 Не более 0,03 Не требуется

Для контроля и определения качества контактирования широко применяются специальные тесты, выполняемые перед цачалом измерения ИС на властине. На рис. 8.1 приведена топология тестового кристалла, предиазначенного для проверки контактирования зондов при измерении на лиастине 8-разрядного АЦП. В ней все контакт.

ные площадки кристалла соединены металлизацией.

Далее, перед измерением параметром ИС на пластине, осушествляется измерение падення мапряжения (при заданном токе) из тестовом кристалае, при котором определяется двойное переходное сопротивление контактирования. Если такой тестовый кристалься размещен непосредственно на рабочей пластине, появляется возможность одновременной оценки качества метальнавании каждой рабочей пластины, а производительность измерения значительно ужеличивается.

Для исключения быстрого вывода из строя зоидовых игл и устроинения переходиого сопротивления, вызваниого их обгоранием при больших токах ИС, подключение к пластине и отключение

осуществляют только в обесточенном режиме.

Иногал при изверении параметров ИС из пластине значительное влияние на из величниу имеет свет, попалающий из измеряемых кристал от источника подевтки зонаов, а также свет окружающей среды (попаламие прямых солнечимы хружей или источников электрического освещения). Для исключения этого используются экраиы, препятствующие попаланию света окружающей среды (освещения) на измеряемый кристала. Подсветка кристалата от источника микроского зонаовой сустаюжие осуществятестя лишев в процес се ориентации пластины из зонаовом столике или при выставлении попастины и предеставления образоваться образоваться образоваться представления образоваться об




Рис 8.1 Топология тестового кристалла для проверки переходного сопротивления контактирования ИС К1107/1В2

Рис 8.2. Обобщенная структурная схема автоматизированной установки да зерной подгонки ИС ЦАП 14 КТЛ800-

Особенно труднорешаемой проблемой является устранение паразитных генераций, имеющих место при измерении параметров быстродействующих ИС, особенно ЦАП и АЦП. Необходимо отметить, что способы решения этой проблемы заключаются в подборе. оптимальных схемотехнических и конструктивных решений кабеля, соединяющего зонд с измернтелем, а также зондовой платы, нидивидуальной для каждого типа ИС. Причинами возникновения генерации и помех в основном бывают взаимосвязи между линнями, находящимися в одном жгуте (особенно для быстродействующих АЦП, где фронты тактовых импульсов составляют наносекунды) Чтобы неключить погрешности измерения, возникающие из-за генераций и помех, а также погрешности, связанные с падением напряжения на кабеле при больших токах потребления, используются двухпроводные линни: коакснальные кабели или экранированные (с изолированным экраном) линин передачи, отдельные для цифровых и аналоговых цепей

8.2. ФУНКЦИОНАЛЬНАЯ ПОДГОНКА

Для доведения точностных ХП до заданных пределов в процессе их изготовления мижется операция подгонии. Как правило, подгонка используется при изготовлении высохорараных ЦАП и АЦП (наминяс (10—12) разрядов), так как технологии изготовления как пассивной, так и активной як частей не обеспечнает Подгонка бывает поэлементияя и функциональная. При поэлементиой подгоные сопротивления всех резисторов с необходимой точностью доводятся до номинальных значений. Наиболее часто применяется функциональная подгонка, в процессе которой контроапрукотся реальные XII и их отклонения от номинальных значений. Поческая при этом соуществляется по результирующей (необходильных XII и) в том соуществляется по результирующей (необходильных XII и).

Подгонка, как правыло, осуществляется разрушением резистивного слоя элементов ЦАП или АЦП. Часто для этой целя используот дазерный луч (с диаметром, равным единицам или деся-кам микрои), хотя применяется и подгонка электроизым лучом электророзней, химическим гравлением и т. д. При дазерной подрим реза. Пля грубой подгонки проводятся предпененациуляра

ный рез, для точной — параллельный.

Операция подгонки является достаточно грудоемкой, так как в ее процессе осуществляется непосредственно измерение параметров ХП. Для проведения подгонки мепользуются ватоматизированные установки, состоящие из лазерного устройства, координатного подвижного столика, измерительно-вычислительного устройства, а также устройства управления столиком. Техимеческие характеристных и систем, подгонки в основном определяются параметрами намерительного устройства и лазера. Существующие системы подгонки обеспечивают подгонку ЦАП и АПП, имеющих 12—14 разрядов и более 1110, 142—145, 1531.

На рис. 8.2 приведена обобщенияя структурная схема авт а-

ини полгонки проволятся следующие операции:

 Установка ИС в контактирующее устройство, ориентация по осям координат и высставление луча лазера в начальную точку отсчета (осуществляется вручную оператором).

 Измерение параметров ЦАП и принятие решения о пригодности ИС к настройке.

3. Функциональная настройка.

 Функциональная настроика.
 Измерение всех статических параметров или параметров, характеризующих точность настройки, и разбраковка по принципу ГОЛЕН—БРАК.

Установка подгонки имеет разные режимы работы, позволяющие провести настройку по этапам — по каждому резистору с остановкой, анализ результатов настройки и т. д. (см. рис. 8.2)

Основные технические характеристики системы

Максимальное перемещение луча лазера по осям

X в Y, мм ±6
Точность перемещения, мкм ±5
Лискретность перемещения, икм ±5
Мощность излучения лазера. Вт
След дучв лазера на обрабатываемой поверхноств,
мкм Не болсе 10×10

Производительность, UC/v 25 Точкость настройки по неакнейности, % 380/220 В, E^* E^*

Если точность подгонки в основном определяется точностью измерительного устройства, колеструктивными дараметрами лазерного устройства и самого объекта, то производительность во многом определяется алгоритмом подгонки. Для получения максимальной поризводительности алгоритм подгонки, должен быть выбран индивидуально для конкретного типа подгоняемого объекта с учетом технических характеристиче обосущениями объекта с учетом технических характеристиче объекта с учетом технических характеристиче обосущениями.

Практика разработки и изготовления быстродействующих и еверхбыстродействующих ИС ЦАП и АЦП показала, что функциоиальная подгоика в большинстве случаев применяется, начина-

лишь с 10—12-разрядных преобразователей.

В заянсимости от объема, вида проводимых измерений, диапазона температур, в котором они производится, и конкретных параметров (статистических дли динамических) выбирается тии испытаимого оборудования. Для измерения статических параметров СС ЦАП и АЦП при приемосадаточных испытаниях, как правило, применяются проходные камеры, тии которых определяется конструкцией корпуса ИС. Для корпусов типа ДИП используются проходные камеры 12КП-300-005, 12КП-64-008, а для плажариых ПК-5003-1. ПК-5003-2 и др. Динамические параметры ЦАП и АЦП при приемосдаточных испытаниях из-за больших технических трудностей в большинстве случаев не имеморыются.

Измерение параметров ИС быстродействующих ЦАП и АЦП в дмапазоне температур с помощью проходных камер осуществляется амалогично проверке на пластине. Разинца взмерения заключается в конструкции контактора и дополнительных погрещностях измерения, обусловленых токами этексия для замерениях на холоде.

Для проведения квалификационных и других выдов испытаций ЦАП и АЦП, в том числе и по диманическим информатерагде число измеряемых ИС мезначительное, широко испрамотрамикрокамеры или испытательные панели, надеваемые на камеры игола или холода (вместо дверей). Панели в зависимости от вида измеряемых дараметров можно разделятьт на две группы: панели для измерения статических параметров и панели для измерения динамических параметров.

Панели для измерения статических параметров состоят из универсального коммутатора, платы с контактором, блока эквиваверсального коммутатора, платы с контактором, блока эквивалентивх иагрузок (БЭН) и формирователя импульсов. Коммутатор
представляет собой термоволяционный щит, на стенах которого
предсленным образом расположены разъемы и зажимы, обеспечивающие необходимый экектрический режим работы Иси подклюизвающие необходимый экектрический режим работы Иси подклю-

чение к ней измерителя. Принципнальная схема коммутатора построена так, что при подълочении к нему БЭН автоматически осуществляется подача напряжений питания и входимх сигналов, поступающих на испытываемую схему/ от формирователя испытательных сигналов и сигочников измаражения питания. При отключении БЭН от коммутатора источников измаражения питания тельные сигналы отключаются, что дает возможность к испытывательные сигналы отключаются, что дает возможность к испытывательные сигналы отключаются, что дает возможность к испытывательных отключаются гисада, предназначенные для контроля режимов питания и проверки функционирования. Такая конструмция испытательных и проверки функционирования. Такая конструмция испытательных опереходе от одного типа испытываемых ИС к другому, имеющих одниваювее конструмция исполько догоса одникове конструмция исполько догоса одникаювее конструмция исполько догоса одникающей предострум и полько догоса одникающей предострум и польков догоса одникающей пр

БЭН (коммутатор н плата с КГ остаются те же).

Для проведення испытаний ИС по линамическим параметрам используются динамические испытательные панели. Необходимо отметить, что измерение динамических параметров быстролействуюших АПП и особенно ПАП является весьма проблематичным и при нормальной температуре. В большинстве случаев в лиапазоне температур производится не измерение динамических параметров. а проверка функционнровання при высоких частотах. Особенности передачн, коммутации и измерения параметров широкополосных снгналов требуют спецнальных конструктивных и схемотехнических решений таких панелей. В этом случае для каждого типа испытуемой ИС используется индивидуальная испытательная панель, на внутренней стороне которой (стороне воздействня температуры) размещены КГ. На наружной стороне панели имеются высокочастотные разъемы, предназначенные для подключення испытуемой ИС к источнику входных тестовых сигналов и измерителю динамических параметров, а также низкочастотный разъем для подачи питающих напряжений. Соединение ИС с высокочастотными разъемами осуществляется с помощью температуростойких коаксиальных кабелей. Для исключения рассогласования кабеля из-за изменения волнового сопротивлення и токов утечки, образующихся под воздействием влаги (при отрицательной температуре), используются коакснальные кабели со сплошной металлической оплеткой, например типа РК-50-1-22. РК-50-2-22 и др. Геометрическое расположение высокочастотных и низкочастотных разъемов, находящихся в одной группе (предназначенных для подключення одной ИС), идентичное для всей панели и пробинка, что обеспечивает одновременное подключение всех коммутируемых цепей.

В большинстве случаев для получения необходимого режима иммерения, хорошего согласования ковисиальных линий, а такие эффективности и получения получения получений и формации и получений и получений и получений и резисторы, чувствительные к воздействию влаги, которые после монтажа и наладки помрываются несколькими слоями лака. Кроме гого, испытания на тепло и холод проводятся поочередно. Если нужны только испытания на колод, перед каждым испыта танием производится сушка. Для этого памель либо облувается теплым сжатым воздухом, либо помещается в камеру тепла с принудительной ветигланцией. Для сушки выутренияк объемов памели имеются штуцера, к которым подключаются шланги со сжатым теплым воздухом. Воздух, прошедший выутренияй монтаж пависал.

удаляется через специальные отверстия.

Пля измерения статических и динамических параметров ИС широко копользуются микрокамеры, представляющие собой контатирующее устройство, провервемая схема в котором помещается на массивный радиатор (или между дзумя радиатором при при измерения параметров ИС в тепле вмутри радиатора имеются нагревательные элементы. Необходимая температура обеспечивается с помощью автоматической системы регулирования, датчиком которой Сумит термопара, распольсения регулирования и при институты об рекумы и при установления необходимого температурного регулирования и измерения и измерения и измерения пределения и измерения разкрывает ИС ов всех стром вкетс тетромогу и при пределения разкрывает ИС ов всех стром вкетс тетромогу пределения радиатор закрывает ИС ов всех стром вкетс тетромогу пределения радиатор закрывает ИС ов всех стром вкетс тетромогу пределения радиатор закрывает ИС ов всех стром вкетс тетромогу пределения радиатор на пределения преде

Для создания отридательной температуры к минрокамере подключается дюэр с жидким азотом и с помощью дозатора и системы регулирования обеспечавается необходимая температуры системы регулирования обеспечавается необходимая температуры системы регулирования обеспечавается необходимая температур на пульт измерение параметре и бы д имагазоне температур на пульт измерителя с контактором надевается устройство (коллам), оздающее положительную (с помощью жидко-то дозота) температуры и имеющее систему автоматического регул са зота) температуры и имеющее систему автоматического регул са зота).

лирования

Основиым фактором, определяющим конструкцию испытательной оснастки, предиазначениой для проведения измерений и испы таний ИС в днапазоне температур (статических и особенио дина мических), является используемый измеритель.

8.4. ЭЛЕКТРОТЕРМОТРЕНИРОВКА

Важной операцией технологического процесса изготовления ИС ЦАП, АЦП, позволяющией отсемвать внеадежные и нестабильные схемы, является электротермотренировка (ЭТТ) [106—109, 131, 132, 154—156]. Освобо значение ЭТТ имеет для изготовлении линейных ИС (ЦАП, АЦП), обеспечивающих высокие точностные характеристики и параметры. В отличие от ЭТТ логических ИС памяти и других видов, аппаратура для проведения ЭТТ микроскем ЦАП и АЦП имеет некоторые особенность.

Во-первых, из-за значительной потребляемой мощности быстродействующих ИС ЦАП - и АЦП, составляющий сотим ималиватт и более (для некоторых типов мощность достигает единиц автт), иеобходима большая мощность источников питания стедаю ЭТТ Поэтому динамический диапазои регулировки температуры стендов ЭТТ при большом плотичности загрузик макеры должее быть доста-

точно широким.

Во-вторых, для создания необходимого режима ЭТТ нужно

Табляца 8.2. Режимы и параметры ИС ЦАП и АЦП

Тип микросхемы		ные паприз	Суммарная потреблис- мая мощ- ность, Вт	Размеры корпуса (длина × ширина), мы		
К 1107ПВ1	<u>+5,25</u> 30	<u>-6,18</u> 150	<u>-2,0</u>		1,1	30×20
К1107ПВ2	+5,25	<u>-6,18</u> 450	-2,0 250	±2,5	3,4	80×25
К 1107ПВ3	+5,3	<u>-5,5</u> 80	±3.0 120	-2,0	1,2	20×8
K1107∏B4	+5.3 200300	<u>45,5</u> 350 -	±3,0 50	<u>-2.0</u> 200	3,5	80×25
К594ПА1	6 25	<u>-18</u> 35	-	-	- 0,7 .	34×19,5
Кинапац	<u>-5,46</u> 130	10,56	-	-	0,7	20×8
П1118ПА2	<u>+5,3</u> 15	<u>-5,3</u> 120	<u>-1,024</u>	- ,	0,8	50×15

большое число источников питания (до 5), что, в свою очередь, значительно усложияет конструкцию стенда (табл 8.2)

В-третьих, для создания оптимального режима ЭТТ, которым, как правило, каяпется диманический, необходимо большое число элементов (резисторыя, команексаторы и т. д.) Для обеспечения режима функционирования элементы должны быть в непосредственной близости, к тренируемой ИС (находиться под воздействене температуры), что, в свою очередь, усложивет конструкцию плат ЭТТ, а также уменьщает комофициент загрузки в объеме камеры (коэффициент загрузки из-за больших, геометрических размеров коюпусов ИС ЦАП, АЦП подучается малый)

В-четвертых, для создания динамического режима тренировки

и обеспечения функционирования ИС необходимы, запускающие импульсы, имеющие достаночно малые фронт и сред, дытельности, которых составляет единицы яли десятки наносекунд. Это требует размещения рядом с тренируемыми сжемами драйеврое-формирователей инпульсов или использования коаксиальных линий передачи широкополосных сигналов, подключениям к мощимы теператорам сигналов; так как каждая линия (каждый вход ИС) нагружается согласующим резистором.

На основании изложенного видно, что из-за малой мошности источников питания серийно выпускаемые степлы СТТ-ИС, 13ТИС, 103, СТТ-ИМП5400 и др. малопригодны для проведения ЭТТ быстродействующих ЦАП и АЦП. Часто для этого используется специально даляаботамизый степл ЭТТ типа СЭТТ ИМЭ-1800-017

(табл. 8.3).

Таблица 8.3. Загрузочная способность плат при электротермотренировке


	. Число	Число ИС	Число ИС	Число	Число ИС	Число ИС
	выводов	на илате,	на стенде,	выводов	на нлате,	на стенде,
	корпуса, ед.	шт.	шт.	корпуса, ед.	шт.	шт.
-	. 16	54—126	2016—6804	48	12—24	432—864
	40	36—50	1296—1800	64	6—12	216—432

Основными премыуществами этого степла перед другими являются автоматизированный контроль функционирования ИС и документальная ее регистрация. Это осуществляется с помощью таймера, вачисантельного комплекта 15БУМС-28 СОЗ в печатающего устройства. Таймером задается интервал аремени, через который производится последовательный опрос тренвруемых ИС о валичин функциоинрования на характерном выходе. Полученная информация отображается на дисплек е при необходимости автоматически печатается мается на дисплек и при необходимости автоматически печатается получить оперативную информацию о ее результатак, а в копке отобрать выправления и сторя ИС.

При больших объемах производства и продолжительных тренировах (168, 240 и и более) значительно возрастают плошам, завимаемые оборудованием ЭТГ, и количество обслуживающего персонала, а тем самым — и себестомность изделий. С целью ученышения этого создаются специализированные участки ЭТГ с автоматической затрумой, контроме фукмиционирования и разгрузкой ИС. Для экономни производственных плошадей участки представлятот собой роботизированный минототажный стелаж. (высотой 10 м и более), в котором помещены модульные автоминые камеры ЭТГ, вмещающие исксалько сотое ИС. С помощью робота, работающего по специальной программе, модуля доставляются на специальный автоматизированный пост затружне разгружки ИС, посстециальный автоматизированный пост затружне разгружки ИС, пос-

Рис 8.3. Графии интенсивности отказов при здектротермотренировие:

а при отсутствии отказов (корошем технологическом вронессе изотовления) б и при появления отказов после 240 и 500 и работы соответствения (плоком технологическом вроцессе изотовления).



ле чего тем же роботом они направляются в ячейку стеллажа, в которой проводится тренировка. Необходимо отметить, что использование таких участков целесообразио лишь при крупносерийном производстве.

Важным фактором изготовления ИС, и особение ЦАП и АЦП, является продолжительность ЭТТ, что непосредствение связаю с надежностью и стоимостью изготавливаемих изделий, так как стоимость передини ЭТТ досаточно высокая. Продолжительность ЭТТ определяется экспериментально-расчетным способом. Для этого ежемесями оз такущего производства, в зависимости отобъема, отбирается определение число ИС (севидетеля»), которые подвергаются 500-часовой ЭТТ. По результатам замеров после 24, 48, 96, 168, 240, 360, 480 и 600 ч проводят расчет интенсивности отказов В. — инслю ставлений с не инстиментальность исплатаний; Кез — температурный коэффициент укорения. По расчетным двиным строится график интексивности отказов в тото по расчетным двиным строится график интексивности отказов и определяется необходимия продолжительность исплатаний; Кез — температурный коэффициент укорения. По расчетным двиным строится график интексивности отказов и определяется необходимия продолжительность ЭТТ (рис. 8.3) и определяется необходимия продолжительность ЭТТ (рис. 8.3)

Глава 9

ПЕРСПЕКТИВЫ РАЗВИТИЯ БЫСТРОДЕЙСТВУЮЩИХ МИКРОСХЕМ ЦАП. АЦП И ИЗМЕРЕНИЕ ИХ ПАРАМЕТРОВ

9.1. ПУТИ УВЕЛИЧЕНИЯ БЫСТРОДЕЙСТВИЯ И РАЗРЯДНОСТИ АЦП

Интегральный иритерий начества АЦП и ЦАП, определяющий их качество и применяемость, можно выразить добротностью [111] - $Q = \prod_{l=0}^{N-1} S^{2,0} f(Q_N, Q_T, Q_T, Q_T, Q_L) I/A$.

гле $\{Q_A,Q_T,Q_C,Q_C,Q_f\}$ — функция, зависящая от эисплуатационных харангеристин схем; Q_K — эксменняя стабильность; Q_T — тенпервтурная стабильность; Q_T — стабильность стабильность стабильность и наменениям питающих напряжений, Q_F — потребляемая мощность. A — стоимость минросхемы

пятающи предмения др. погремения добротностью возинкают проблемы, связания с наигос наигос на предменения добротностью возинкают проблемы, связания с наигос наигос наигос на предменения с заданизми зарактерствивам на предменения добротностью доброт

Одновремению увеличить разрядность и быстродействие очень сложию, тан эти требования взамнои противоречивы. Увеличение разрядности обусловля ввет увеличение числа составных единии. АШП или числы выклюв, за ноторое происходит преобразование, кожффиниентов усновления устройств, работающих линейном режимы, что, в садо очерсаь, повнодит и синичению быстродействия

Увеличение разрядности АЦП парадлельного типа связано с увепичение числа шагов квантования КП Увеличение числа шагов каватования КП Увеличение числа шагов Квантования приводит к уменьшению их величины. Увеличение диапазона входымых напряжения АЦП свише 5.6 В ограничивается пробявными напряжениями траизисторов, так как граничива частота усидение траизисторов бошем, случае обратию проприциональна пробивыми напряжениями Суменьшением величины шагов квантования реако возрастают требования к точности настояления компонентов для получения необходимых нельнейности и дифференциальной нелинейности. Кром стого, с увесличением разрядаются увеличивается «токовая» составляющая нелинейности (см. гл. 2) [114] [11, [17]] Стялочение опрорного эталомного напряжения на 1-м компараторе, обусловление протеквинем водимых токов компараторов через режісторы делителя, определяется [112] как


$$\Delta U_R(i) = \sum_{j=1}^{n} \left[I_{REF} 2^b + (2^b - i) I_B \right] R - \frac{i}{2^b} \sum_{j=1}^{2b} \left[I_{REF} 2^b + (2^b - i) I_B \right] R = \frac{i_B R}{2} (2^b - i) I_B$$

где $\Delta U_g(i)$ — отклоненне опорного напряження на ι м компараторе, I_{REF} — ток через делитель, i_B — входной ток компаратора; R — номинальное сопротныленне резистора в делителе опорных напряжений Маккимальное отклонение будет в середне XII при i=0.5- 2°

$$\Delta U_{Rmax} = (i_B R/2) (2^b - 0.5 \cdot 2^b) \cdot 0.5 \cdot 2^b = i_B R2^{2b}/8.$$

При нагоговлении резисторов делителя в слое метализации ИС из сплава AL — SI ввиду особенностей конструкции топологии минмально возможным следует считать сопротивление R=0,16 Ом. При приемленой входной полосе частот-компаратора его входной токо $\|\mathbf{z}\|_{2} \approx 1$ мк. На рис. SI редставленае зависимость 4 гоковой составляющей нелинейности для АЦП разной разрядности и с размым диапазоном входного сигнала. Как выдлю из графика, возинкующая погрешность обратно пропорциональна диапазону входного сигнала АЦП и вхопоменты быть обратно пропорциональна диапазону входного сигнала АЦП и вхопоменты быть обратается с уреличением разрядности и вкал обратно пропорциональна диапазону входного сигнала АЦП и вхопоменты быть обратается с уреличением разрядности

Рис. 9.1 Зависимость «токовой» сос тавляющей нелинейности от числа разрядов АЦП при R=0.16 Ом, $I_R=1$ мкА



Еслн для b ≤ 8 этой составляющей можио пренебречь, то при дальнейшем увеличении разрядности она является преобладающей.

Разброс сопротнвлений резисторов делителя также определяет нелинейность ХП АЦП. Сопротивление резистора зависит от толшины резистивного слоя, его ширины, длины и удельного сопротивления матернала, из которого он изготовлен. Исследовання показывают, что флуктуациями планарных геометрических размеров и удельного сопротивлення материала можно в первом приближенни преиебречь, и значение сопротивления резисторов определяется в основном толщиной слоя резистивного материала [113]. Распрелеление толшниы слоя не является случаниым, обычно его толшина постепенно изменяется в одном направлении. Считая, что вдоль вертнкального направлення толщина слоя увеличивается на а% (сверху винз), а вдоль горизонтального на в % (слева направо), в [112] получены формулы для расчета возникающей погрешностн для 8-разрядного АЦП. В анализируемой конструкции АЦП компараторы размещены четырьмя блоками. В каждый блок входит по две ляиейки из 32 компараторов. Такая компоновка является оптимальной и поэтому традиционной при разработке топологии параллельных AIIП.

Максимальное значение возникающей погрешности [ЕМР] водоль горизонтальной стороны кристалла (поперек линеек компараторов) составляет $\epsilon_{mat} = 32b/100$. Максимальное значение возникающей погрешности [ЕМР] водоль вертикальной стороны кристалла (водоль линеек компараторов) составляет $\epsilon_{mat} = 4a/100$. Таким образом, максимальная погрешность, вызываемая неоднородностью гольщины слоя реавствивного материала делителя, прямо пропорциональна числу компараторов в линейке. В табл. 9.1 приведемы значения допустимой относительной погрешности тольшных

Таблица 9.1 Требования к неоднородности толщины слоя

Разрядность АЦП, бит	6	8	10 -	12
Максимальное относительное изменение толщины резистивного слоя в горизон- тальном направления в, %	3,1	1,56	0,78	0,39
Число компараторов в линейке X число блоков компараторов	16×2	32×4	64×8	128×16

слоя резистивного материала делителя в горизонтальном направлении (поперек линеек компараторов) в зависимости от числа разрядов при допускаемой возникающей погрешности (5 EMP.

Еще одним фактором, влияющим на нелинейность XTI АЦП, яв двяется разброс значений напряжение смещении компараторов. Напряжение смещения определяется в основном разностью напряжений ΔU_{20} траизисторных пар $\Delta U_{30} = [f_{SSE}, f_{21}, R_c, I_e, S)$. Допустимые отклюнения указаниких параметров для достижения заданиой нелинейности, равной ± 0.5 МЗР, рассчитанные на условия наихудшего их сочетания, приведены в табл. 9.2.

T а б л н ц а 9.2. Допустныме отклонення параметров, влияющих на $\Delta U_{\rm E3}$

	Разридность АЦП				
Параметр	6	8	9	10	
Разброс площалей эмиттеров входных транисторов компараторов S, % Разброс помержностного сопротвяления доля эмиттера, раз. % Разброс статического бато можеторов батом статического батом статического батом статического статического батом статического смета батом сопротвалений к селою эмиттера R. Ом	±4,2 ±2 ±6 ±3,8	±1,02 ±0,5 ±2 ±0,89	±0,77 ±0,39 ±0,77 ±1,14	±0,58 ±0,3 ±0,57 ±0,85	

Примечания. 1. Расчет параметров табл. 9.2 произведен на основании конкретных

описания сист возвараторы.

2. Расчет провъеден насада на сведующего распределения составляющих на долоразброса влошадей энитегою приколится О. ЕМР, на доло разброса копилатилы сопритивания в знагирую О.Б. ЕМР, на доло разброса возращностного спорогражения слож дотивания в знагирую О.Б. ЕМР, на доло пределения пределения

Увеличение быстродействия параллельных АЦП связано с увеличением быстролействия отдельных узлов. Увеличение быстродействия АШП должно охватывать увеличение как максимальной частоты преобразования, так и полосы и скорости изменения входного аналогового сигнала. Максимальная частота преобразовання определяется временем задержки компаратора в режиме спавнення временем срабатывання триггера-зашелки а также временами задержки в догнческих эдементах шифратора. Лопусти мые полоса и скорость изменения входного сигнала определяются в основном апертурной неопределенностью и разбросом значений

апертурного времени (см. \$ 2.41 Вернемся к двум режимам работы АШП: с УВХ на входе и без него. Применение АЦП без УВХ, безусловно, наиболее интересно для разработчиков аппаратуры, однако оно не позволяет реализовать преобразование с малыми динамическими искажениями при частотах входного аналогового сигнала, близких к половине максимальной частоты преобразования. Причем с увеличением разрядности АШП максимальная частота входного сигнада, при которой нединейность XII возрастает, например, на 0.5 ЕМР, сильно уменьшается и для 10-разрядных АЦП может достигать значений сотен килогери при максимальной частоте преобразования 20 МГц. Поэтому режим работы без УВХ при достаточно широком днапазоне частот входных сигналов может быть применен в прикладных задачах, когда абсодютная ведичина заколированного сигнада не имеет большого значения, напонмер при использовании АЦП в цифровом телевидении При постановке прикладных задач, связанных с необходимостью оценки абсолютных значений сигнала, например в измерительных системах, предпочтительно применение первого режима работы с УВХ на входе.

Проведем оценку возникающей дополнительной нелинейности при быстроизменяющемся входном сигнале, определяемой конечным значением паразитных параметров элементов конструкции без учета неи зеальности самих компараторов. Шину аналогового входа (тактового), обходящую последовательно компараторы АШП, можно представить в виде многозвенного РС-фильтра нижних частот Значенне R определяется сопротивлением шины металлизации, заключенной между двумя соседними компараторами, значение Свходной емкостью компаратора и распределенной емкостью шины металянзации, приведенной ко входу компаратора. Максимальное время задержки распространення на выходе такого многозвенного фильтра [129] $t_{\text{max}} = 0.53 RCN^2$, где N — число компараторов. объединяемых шиной тактового (аналогового) сигнала. Переходя к значенню входной емкости АЦП, получаем $t_{max} = 0.53RC_iN^2/(2^{\circ} -$ -1), FAR Co - BXOAHAR PMKOCTA ALIII

Максимальная частота синусондального сигнала, при когорой будет происходить увеличение нелинейности на 0,5 ЕМР из-за рассматриваемого механизма, $f_{lmax} = 1/2\pi l_{max} 2^{b+1}$

В табл 9.3 приведены рассчитанные значения f_{Imax} для рассмотренных типов АЦП, а также для 10-разрядного АЦП, который может быть создан на базе технологии трех диффузий с уменьшенными по сравнению с АЦП КП07ПВ2 размерами компонентов.

Таблица 9.3. Рассчитанные значения параметра / л шах

	Тип АЦП				
Параметр	КП107ПВ1	K1107T1B2	К1107ПВ3	К1107ПВ4	АЦП-10
Входная емкость	100	300	· 35	120	500
Сопротивление шины R. Ом	0,32	0,3	0,07	0,07	0,21
Число компарато- оов в столбце N	16	.32	32	64	64
Настота frman.	18,3	1,63	59	4,3	0,35

Рассмотрев прянципы, определяющие разрядность и быстродействие параллельных АШП, можно сделать выводы о возможности увелячения я к быстродействия и разрядности. Способы увелячения разрядности, быстродействия и улучшения эксплуатационных параметров заключаются в уменьшения влянян перечисленных факторов Приведем конкретные способы уменьшения вляняни этих факторов 1. Уменьшение этоковой» сустальзющией мелячейности

1. оченьшение «токовом» (сетавляющей нелименты способом ученьшения «токовой» составляющей нелимейности двязяется реализация нелименного делителя эталониям спорных напримений. При этом реализация с помощью пейменейного делителей XII должив верреализация с помощью пейменейного делителей XII должив верреализация с помощью пейменейного делителей XII должив верлименты друго при будет иметь динейный характер. Однамо винине неодиородности дезистеньного материала, разброк параметров компонентов (статического козффициента усиления транзисторов, сопротивлений резисторов; от партия к партия ИС приводит к невозможности пользой компексация. Поэтому этим способом возможна лишь статистическая компексация возмикающей нединейности.

Вторым способом компексации «токовой» составляющей нелиней ности является способ, основанный на фиксации потециала в промежуточных точках делителя эталонных опорных напряжений Его реализация заключается в организация, дополительных отводов из промежуточных точек делителя. На эти отводы через буферные повторнетам напряжения подаются: компексирующее опорные напряжения от пополнительного лелителя эталонных опорных напряжений, полстранваемого в процессе настройки АПП [119 114] Эти отволы делителя могут быть выведены на внешние выволы корпу са ИС, при этом настройка АПП свелется к установке необходимых компенсирующих напряжений с помощью подстроечных элементов расположенных на плате. Возможен и другой вариант, при котором буферные повторители напряжения и дополнительный ледитель ком пенситующих опорных напряжений изготавливаются на одном крис талле с AПП. В этом случае настройка АПП осуществляется с помошью дазерной полгонки резисторов пополнительного делителя компенсирующих опорных напряжений Число отводов делителя выбирается из условия требуемой степени компенсации «токовой» погрешности при заланных разрядности и днапазоне входного сигнала АЦП [122]

Третьим способом компенсации «токовой» составляющей нелинейности является способ, в основе которого лежит оптимизация сопротивлений резисторов делителя опорных напряжений и шины аналогового входа [114] Рассмотрим одну секцию АЦП, в состав которой входят две линейки компараторов, при этом делитель опорных напряжений, выполненный в виде шины металлизации, с трех сторон охватывает эту секцию, а каждая линейка компараторов нмеет шину входного аналогового сигнала, причем сигнал подается на один конец такой шины (рис. 9.2) Падение напряжения на компаратора на пине аналогового $\Delta U_{Ai} = ((i^2 + i)R_A i_B)/2$, где R_A — сопротивление части шины металлизации, заключенной между аналоговыми входами соседних компараторов.

Погрешность, возникающая в і-й точке делителя опорных напрясчет протекання входных токов компараторов $\Delta U_{\text{DI}} = [(2^b - i)ii_B R_D]/2.$

∆ Иді. н8



Рис. 9.2. Структура секций АЦП



делителе опорных напряжений, обусловленной протеканнем входных токов компараторов в 7-разрядной секции АЦП при $i_0 = 1$ мкА. R = 0.16 Ом

Результирующая погрешность будет определяться разностью значений ΔU_N и ΔU_D . Варьируя значения сопротивления R_A при заданиюм значении R_D , можио добиться минимизации нелинейности ХП.

На рис. 9.3, 9.4 приведены графики распределения погрешности в деятеле опорных паприжений, обусловлениой протеквием входных токов компараторов, и распределения падеми иларяжения на шинах аиалоговых: входов секции АЦП, а на рис. 9.5 — график результирующей миникларуюваниой незамиейвоги секции АЦП.

уступатирующей минимизированной нелинейности секции АЦП. Для компенсации «токовой» составляющей нелинейности при разработке параллельных АЦП с разрядностью b ≥ 8 можно исполь-

зовать все три рассмотренных выше способа.

Технологические способы. К технологическим способам можно отнести достижение таких абсолютных точностей воспроизведения параметров компонентов, которые позволили бы осуществить первое койструктивно-схемотехническое решение.

 Уменьшение влияния разброса сопротнвлений резисторов делителя.

конструктивно-схемотехнические способы. Для уменьшения влиявия разброса сопротивлений резисторов делителя можно лишь ис-

пользовать второй и третий методы, рассмотренные в п. 1

жимоленческие способы. К технологическим способам уменьшения разброса сопротивлений реакторов делителя можно отнести
уменьшение неравномерности толщины напыленного резистивного
материаль. Реализуемая сегодня неравномерность толщины резистивного слоя в 2....3% [112] не позволяет реализовать парадлельные
АПП с раздоляцостью 5-8 без дополнительных смоструктивного

схемотехинческих решений.

3. Уменьшение выпяния напряжения смещения компараторов. Конструктивно-съемогескические способы. К конструктивносхемотехническим способам можно отнести оптиняващию рабочих токов во входных каскадах компараторов к изготовыение эмиттеров гранзисторов входных компараторов круслой формы. Уменьшение рабочих токов позволяет уменьшить выпяние компаратора. Эмитеры кругний, хотя и синжает быстролействек компаратора. Эмитеры круглой формы позволяют уменьшить разброс площадей за счет уменьшения отпических искажений, возинкающих при перенос изображения.






Рис. 9.5. График результирующей минимизированиой ислинейности секции АЦП при i_s =1 мкА, R=0,16 Ом

ния с шаблонов на креминевую пластину. Однако эмитгеры круглой формы в топологиях, содержащих десятки или даже сотни тысяч компонентов, снижают общую точность изготовления шаблонов за счет того, что столик фотогенератора кроме передвижений в двух осях координат должен совершать еще и вращательные движения. Кроме того; при изготовлении эмиттеров резко увеличивается продолжительность процесса изготовления фотовляблонов. Так, при изготовлении фотошаблона эмиттера для 10-разрядного АЦП на современном фотогенераторе ЭМ-559Б требуется время порядка 50 ч. Пля той же топологии, но с круглой формой эмиттеров это время увеличивается в несколько раз. Вероятность безотказной и бессбойной работы сложной электронно-механической системы, какой является фотогенератор ЭМ-559Б, в течение такого времени очень невелика, поэтому для изготовления фотошаблонов многоразрядных параллёдьных АЦП, имеющих змиттеры круглой формы, необходима новая, более высокопроизводительная техника.

Необходимо подчеркнуть, что резкого уменьшения напряжения споструктивно-схемотехническими способами при стремлении уменьшения линейных размеров компонентов

ожидать не сделует.

Тельопочические способы. К технологическим способым меобиодимо отнести разработку технологических процессов пястоповения компонентов, позволяющих ужевышить разброс поверхностных и контактимых спортонавений слоя змиттера, а также разброс статачь например, применением технологического процесса имплантания нопов мышьяка при наготовлении эмиттера [112]. Сишжение разброса площадей эмиттеров возможно в результате разработки помы принципов и технологических процессов вереноса изображения рисунка на крений, уменывающих геометрические искажения. Напрямер, с помощью электронно-лучевой фотолитографии исключания предума налыз таба 2,2 ув в технологическом маршруте. Как АЦП требует использования помейне разралысти параллельных АЦП требует использования помейне разралысти параллельных АЦП требует использования помейне разралысти в технология Ацтотовления интегральных схем.

4. Увеличение быстродействия. Увеличение массимальной частоты преобразовляния в озможно, за счет увеличения рабочих локов маска-дов и ученьшения рабочих локов маска-дов и ученьшения паразытных нарачетров и по предоставления оспоротивлений. Однако ученьшение параметом общеность потребления ИС, что с ростом разрамостемнивает мощность потребления ИС, что с ростом разрамостемнивает мощность потребления ИС, что с ростом разрамостемнивает мощность потребления ИС, что с ростом разрамитим лизроблему отверам темперам быть предоставлять и предоставления предоставления ученьшение парамитим лизроблем образования достигателя с ревершемствованием скемных решений компараторов и шифратора. Например, использум код Грея вместо довочного выходного кода, можно повысить быстродействие цифратора. Выстродействие АЦП определяется закастьоф матесямия хараметелистиками поименемых мателяется образования хараметелистиками поименемых мателяется закастьоф матесямия закастью закаст

рналов. Считается, что если использовать в качестве исходиого матернала для -ИС АЦП кремиий, достижимое граничное значение максимальной частоты преобразования будет составлять 400 МГц 11301

Увеличение быстродействия по аналоговому входу АЦП с ростом разрядности ограничено достижимыми значениями апертурной неопределенности и разбросом апертурного времени по XII. Как было показано выше, практическое уменьшение разброса апертурного времени по XП может быть достигиуто за счет уменьшения входной емкости АЦП. Последнее достигается лишь технологическими метолами: использованием технологий с диэлектрической изоляцией компонентов и переходом на субмикронные размеры воспроизводнмых на кремнии элементов. Как показывает анализ табл. 9.3. с увеличением разрядности АЦП частота входного сигнала, при которой динамические погрешности приемлемы, резко ладает. Достижимым значением рвзброса апертурного времени при существующем уровие технологии следует считать десятки пикосекуид, а при большой разрядиости — н сотии пикосекуид, что ограничивает полосу входиого сигиала для 10-разрядного АЦП до сотеи килогерц, единиц мегагерц, а для 12-разрядного — до десятков — сотен килогерц Отсюда следует вывод, что даже для параллельных АЦП с ростом разрядности для достижения приемлемого быстродействия по аналоговому входу необходимо применять УВХ. Например, металлизация на окиси креминя дает задержку 6.7 пс/мм, что для кристалла с линейным размером линейки компараторов 10 мм дает разброс апертурных времен, равный 67 пс [115]. Перспективным способом увеличения быстродействия АШП

является применение в качестве исходиого материала арсенида галлия. В настоящее время на арсенида галлия. В настоящее время на арсенида галлия. В настоящее время на арсенида галлия дистим на полевых траняисторах с барьером Шогки (ПТШ). На ПТШ построить параллельние АЦП воздоможно лишь с небольшим числом разрядов (4—б), так как статические параметры полевых траизисторов имеют значительный разброс в пределах оцного кристала. Разброс пороговых мвляжений ПТШ в пределах дионого кристала. Разбросм пороговых напряжений зависи как пределах дионого кристала. ПТШ, от которого то и напряжение зависих квадратично. Однако использование арсенида галлия позволяет сохвавать АЦП с максимальной частотой преобразования 1..., Б ГТШ

[116]

Рассмотрев дуги узеличения быстродействия и разреданости, подожем, кых разривается мировой ранки АШП. В таба, 9.4 представлени последние разработия АШП ведуных зарубежных биров. При составления таблиція упор даставлен подагодний до завечения подученного быстродействия 115.7, 159. В кол подавляют в павата таба, 9.4. АШП с разрядностью до 9 бет киготавлеваются в вяде одвориставлямых ИС и вмеют обестройствения В.1.10 МП. Большинестно микроссте выполнение по билодирой технологии и вмеют парадалельную структуру Среди этих преобразователей следует выделять ИС МУРОБВО выполненнуют по КМОП-технология Выгокие подавтают.

Таблица 9.4. Некоторые типы АЦП, выпускаемые зарубежными фирма

		_		
Фирма-изготопитель	АЦП	spag.	Частота преобра- воляния, МГц	Конструктивное исполнение
	1 -	Pa Pa	A G G A	
	1	1	1	
ANALOGIC	ADAM-826-2	16	0,5	Модуль с УВХ
MICRO NETWORKS	MN5420 -	16	0,32	Гибридная ИС с
		1		УВХ
ANALOG DEVICES	CAV12200	12	20	Печатная плата с УВХ
BURR-BROWN	ADC600 -	12	10.	То же
DATA DEVICE	ADC00300	12	2.0	Гибридная ИС
ANALOG DEVICES	AD7572	12	0,2	Однокристальная
				ИС (совмещенная
				технология)
NATIONAL SEMICONDUCTOR	ADC1280	12	0,04	Однокристальная
SEMICONDUCTOR				ИС (биполяриая технология)
MICRO POWER SISTEMS	MP7685JD	11	2,0	Однокристальная
inoko romek oloreno			1.	ИС (КМОП-техно
				логия)
ANALOG DEVICES	CAV1040	10	40	Печатнан плата
SONY	CX 20220-1	10		УВХ
SUNI	CX 20220-1	10	20	Однокристальная ИС (биполярная
	1			технология)
PANASONIC	AN6859	10	20	Одноконстальная
			1	ИС (биполяриая
amada s				технология)
TRW SONY	TDC1019J CX 20116	9 8	18	То же
SIEMENS	SDA 8010	8	100	>
SONY	CXA 1056P	8	50	100
TRW	TDC 1025	8	50	3
PANASONIC	AN6857	8	35	>
MICRO POWER SISTEMS	MP 7684JD	. 8	20	Однокристальная
				ИС (КМОП-тех-
TRW	TDC 1007	8	20	нология) Однокристальная
	1001007		20.	ИС (биполярная
				технология)
PLESSY	SP 9756-8	6	110	То же
TRW- SIEMENS	TDC1029	6	100	> .
SIEMENS	SDA5200	- 6 8	100	,
GILPILITO	SDA8010	8	100	>

обеспечиваются применением КМОП-технологии с затворами из молибдена. Такие затворы выполняют также роль металлических шим первого уровия соединений что повышает плотность упаковки и увеличивает быстродействие.

При разрядности 10 бит рекора по быстродействию принадлежит АЦП САV1040 выполненному в виде печатной платы и содержащему съску УЗК. В посъедже время появляють одностиве тремя появляють одности и настотой преобразо появляють однористальные ИС АЦПГ разрядность 010 бит и частотой преобразо вания 20 МГи. Обе имкроскемы АN6859 и SX20220-1 выпускаются яполежим функами Приеме АЦП АN6859 построен по параллегиюй скеме и не требует внешней схемы УВХ при решении ряда практических задач. Микросхема SX20220-1 выполняет преобразование последовательно, с помощью двух ступеней компараторов

н поэтому требует использования на входе внешней схемы УВХ

Разработанная модель АЦП MP768SJD занимает первое место среди высокоразрядных быстродействующих АЦП монолитиой конструкции и имеет разрядность 11 бит при частоте преобразования 2 МЕц. Микросхема выполнена по КМОП-технологии. как и ИС МР7684D. однако требует применения на входе внешней схемы УВХ, так нам осуществляет процесс преобразования по двухступенчатому адгоритму

Среди 12-разрядных АЦП лидирующее место по быстродействию принадлежит преобразователю САV12200 на 20 МГц, выполнениому в внде печатной платы с УВХ. Одини из самых быстродействующих одлокристальных, серийно выпускаемых АЦП на 12 разрядов следует считать микросхему АD7572, изготовленную по совмещенной технологии. Аналоговая часть микросхемы изготовлена по биволярной технологии, а цифровая — по КМОП. Преобразователь построен на основе метода последовательных приближений. Однокристальные быстродействующие 16-разрядные АШП в настоящее время не изготавливаются.

Сформулируем следующие положения, определяющие тенденции развития АЦП:

ближайшей перспективой в развитии отечественных АПП следует считать увеличение быстродействия при разрядности 4-8 и создание АЦП на 9-10 разрядов с частотой преобразования до 20 MFn [160]:

дальнейшее увеличение разрядности при высоких частотах преобразования следует иснать в разработке гибридных, модульных конструкций на основе малоразрядных быстродействующих АЦП и НАП с использованием комбинированных методов аналого-вифрового преобразования

9.2. ПУТИ УВЕЛИЧЕНИЯ БЫСТРОДЕЙСТВИЯ И РАЗРЯЛ НОСТИ НАП

Повышение разрядности и быстродействия ЦАП представляет важнейшую задачу при увеличении произволительности обработки информации в различных системах сбора и обработки данных. Эта задача решается с помощью комплексных мероприятий: поиск и наименение прогрессивных схемотехнических решений, разработка структур, позволяющих максимально использовать динамические характеристики элементов ИС, разработка технологических процессов, позволяющих повысить динамические параметры элементов Например, фирмой «Аналог Дивайсис» (США) изготовлены 12-разрялиме ЦАП AD565A и AD565 с временем установления 250 и 350 ис соответствению, что достигнуто за счет применения более быстродействующих схем токовых ключей и технологии быстродействующих ИС 11191. Фирмой «Плесси» (Англия) разработана серия быстродействующих ЦАП на 8-10 разрядов [120-122]. В этих ЦАП источники разрядных токов образованы параллельным соединением источников токов и ключей, число которых пропорционально весу разряда. Такое соединение частично исключает влияние разброса сопротивления резисторов и параметров транзисторов на линей ность ХП и позволяет изготавливать ЦАП без функциональной под

тонки. В технологии изготовления ЦАП использована ионная имплантация. Это позволило получить высокую граинчную частоту траизисторов и за счет этого — время установления 5 ис для 8-раз-

рядных ЦАП и 12 нс — для 10-разрядных.

Для повышения разрешающий способности используются различные методы. Одням из ник является метод динамического согласования, позволяющий изготавливать даже 14-разрядине ЦАП без функциональной подгонки [123, 124]. Этот метод согласования, предложенный сравнительно давно [125], заключается в получении среднего значения арух заведомо неравных токов посредством из многократного подключения к находу и последующей фильтрации. Таким образом удается избежать необходимости точного деленяя токов и построить 14-разрядные ЦАП, не требующие функциональной долгонку

Другой способ изготовления ЦАП, не требующих подгоики, применение так навываемой сегментированной структуры [126], Структура такого ЦАП содержит два преобразователя: 8-разрядный преобразователь сегментов не 9-разрядный вспомогательный ЦАП. Характеристика преобразования малого ЦАП разбита на восемь сегментов, выходной ток каждого сетмента поступает на 9-разрядный вспомогательный ЦАП. Такая структура обеспечивает монотониую ХП и не требует высокой степени согласовляния резисто-

пов матрины

Применяются структуры с дешифрацией старших разрядов [127], в которых необходимый все разряда образовывается включением соответствующего часла единичных источников токов, а также структуры со схемами коррекции ошибок. Улучшение основных электрических параметров ЦАП, как правяло, появоляет расширять рабочий температурный диапазон, в котором микросхемы работо-

9.3. ПУТИ УВЕЛИЧЕНИЯ ТОЧНОСТИ И ШИРОКОПОЛОС-НОСТИ ИЗМЕРИТЕЛЕЯ ЭЛЕКТРИЧЕСКИХ ПАРАМЕТРОВ

Тенденции и динамика роста разрядности и быстродействия ЦАП и АЦП требурот соответствующего увеличения точности и широкополосности измерителей статических и динамических параметров. Проблема увеличения точности и широкополосности измерителей электрических параметро ЦАП и АЦП и МОМ тоб тыть решена организационно-эксплуатационными, конструктивными, схемотехническими методами.

9,3.1. УСЛОВИЯ ИЗМЕРЕНИЯ

Точность измерения любого измерителя во многом зависит от условий эксплуатации, параметров сети питания, колебаний тем-

пературы окружающей среды, наличия электрических и магнитных полей и т. д. Практика показывает, что чем выше точность измерення, тем большее влняние на результат измерення оказывают условня окружающей среды, в которых производится измерение

Для получення наибольшей точности и достоверности измерений питание измерительной аппаратуры осуществляется от сети, защищениой от нидустриальных помех. Для этого применяются мотор-генераторы, а развязка между отдельными измерителями или их отдельными функциональными узлами осуществляется с помощью высокоэффективных развязывающих разделительных фильтров. Одиовременно используется помехозащищенное измерительное заземленне, изолированное от других потребнтелей. Для устранення влияния внеших электрических и магнитных полей, а также других факторов измерение высокоразрядных ЦАП и АЦП необходимо проводить в специально оборудованных экраннрованных комнатах [42]. Лабораторная мебель изготавливается из антиствтического материала, а обслужнвающий персонал имеет средства защиты от ствтического электричества (иосит спецнальную одежду). Кроме того, применяются специальные антистатические тарв и инструмент для укладки

н подключения ИС к измерителю.

Для обеспечения достоверности измерений точных и быстродействующих ИС необходимо строго соблюдать температурный режим окружающей среды измерения. Колебания окружающей среды должны быть обеспечены согласно требованням, норматнвно-технической документации (техинческими условиями). При продолжительиом измеренин параметров одной ИС (это имеет место при измерении ХП ЦАП и АЦП), время измерения которой составляет десятки и более секунд, схема постоянно нагревается. При этом ее параметры нзменяются до момента установления теплового равновесня, время которого зависит от тепловой емкости корпуса и потребляемой мощности. Для исключения ошибочной разбраковки (или пропуска брака), особенно при измерении на пластинах (из-за разных температурных режимов на пластние и в корпусе), необходимо обеспечнть одинаковые тепловые режимы. Для этого измерение на пластине производится с подогревом (зоид с подогревочным столиком). При измеренин корпусных ИС необходимо предусмотреть их предварительный подогрев электрическим (подвчей питающих напряжений перед измереннем) или тепловым (повышением их температуры с помощью источника тепла) способом.

9.3.2. КОНСТРУКТИВНЫЕ МЕТОЛЫ

Одинм из наиболее важных факторов, во многом определяющих широкополосность, точность и достоверность измерения динамических парвметров сверхбыстродействующих ЦАП и АЦП, является конструктивное исполнение узлов адаптерной платы: КГ, элементов.

создающих режим измерения, первичных измерительных преобразователей, а также самого корпуса измеряемой ИС.

Пля уменьшения влияния конструктивных паразитных элементов алаптериой платы на измеряемые динамические параметры сверхбыстродействующих ЦАП и АЦП принимаются специальные коиструктивиме решения. Как правило, адаптериме платы изготавливаются по гибридной технологии, что обеспечивает получение необходимых режимов согласования волновых сопротивлений трактов передачи сверхвысокочастотных сигналов, а также повторяемость конструктивных паразитных параметров в отдельных экземплярах. Линии передачи энергии выполняются в виде компланарных полосков, имеющих определенные значения волновых сопротивлений. Элементы, создающие режим измерения (резисторы, индуктивности, кондеисаторы, диоды и транзисторы), формируются иепосредственно на плате напылением или монтируются, как в гибридных микросхемах. Наиболее сложной проблемой является согласование полных сопротивлений линий передачи воздействующих (тестовых) сигналов и входиых каскадов измеряемых ИС, представляющих нелинейную емкость. Для сверхбыстродействующих АЦП, как правило имеющих параллельную структуру, значение входной емкости постигает десятки пикофарал и более, а разброс между отдельными экземплярами ИС-20...30%. Для обеспечения заданного режима измерения (поддержания постоянства амплитуды входных воздействий) необходимо использовать линии передачи проходного типа и систему автоматического регулирования. Исходя из топологии измеряемой ИС и создания наилучшего режима измерения, адаптерная плата проектируется индивидуально для каждого типа ИС. Неотъемлемой частью адаптерной платы, предназначенной для измерения ЦАП и АЦП, работающих в субнаносекундном днапазоне, являются первичные измерительные преобразователи и устройства выборки - хранения. В качестве первичных измерительных преобразователей используются специализированные стробоскопические преобразователи, обеспечивающие трансформацию временного масштаба и имеющие больщие широкополосность и чувствительность при очень низком **У**ровне собственных інумов.

Для уменьшения шумов, пульсации и изводок, создаваемых источниками питания, токонесущими элемитиями и линиями передачи, определениым образом (чаще всего экспермичатьною) под образотся места для расположения источников витания, трассы прохомжения ситиальных и израчающих закектромагиит вую знергим ситиальных и излучающих эксктромагиит вую эксртом элементов. Сособе вимкание обращается на расположение мощимых, теплоналучающих элементов, вызывающих тепловые дейфы. В ряде случаев применяется пассняюе или активное термостатирование, позволяющее избегать резких изменений темпетатуры можентов схемы даля соуществлять компенсацию, опожещая ратуры элементов схемы даля соуществлять компенсацию, опожещая ратуры элементов схемы даля соуществлять компенсацию, опожещая

элементы с противоположиыми знаками термофактора в один термостат.

Большое влияние при измерении сверхбыстродействующих ЦАП и АЦП (а также других их тапов) имеет коиструкция заземляющих корпуснах шини и шунгирующих элееметов, так как спектр цирух-лирующих спектов, так как спектр цирух-лирующих сигналов очень широжий и достигает сотей и тысяч метегери. Для этого делаютее отдельные заяемляющие шини для управляющих и сигнальных цепей. Места их соединения и подключения развязывающих элееметов в большинстве случаев выбираются экспераментально. Коиструкция развязывающих элееметов (коидеисаторов), как правило, безавьодная.

Аля уменьшения погрещностей измерения, вносимых коммутирующим в леметами, преднавляеменнамит для соозания режимов измереняя, используются герметизировиные реле со смоченымим рутутью компатамы, обеспечивающие соорготивления - разомкуто ления замкнутого контакта в большие соорготивления - разомкуто того. Исключеные термо-3ДС коммутато досумествляется шутем помещения из в специальную конструкцию, выравнивающую температуру в противодоложных замодах.

9.3.3. СХЕМОТЕХНИЧЕСКИЕ МЕТОДЫ

Как было равее показано, с увсличением бистродействия (с₅ ≤ 5...10 мс.) даже при небольшой разраляюти ЦЛП 6...8 разрядов) измерение времени установления из-за прямого тестовых сигналов становится весьма проблематиченного премения простематиченного премения простематиченного премения простематиченного премения простематиченного премения простематиченного премения премения на объект измерения искусственного увеличанеется измеряемое время установления. С увеличением быстродействия ЦЛП паразитные воздействия становится невозможным. Для исключения становится невозможным. Для исключения случайных потрешностей, высочных римения и дамо измерение теряет смысл или становится невозможным. Для исключения случайных потрешностей, высочных пучения и статистической обработки результатов измерения. Исключения статистической обработки результатов измерения. Исключения статистической обработки результатов измерения. Исключения в диспользуются методы усредения и статистической обработки результатов измерения. Исключены в диспользуются методы усредения и статистической обработки результатов измерения. Исключены в диспользуются методы усредения и статистической обработки результатов измерения. Исключены в диспользуются методы усредения и статистической обработки результатов измерения. Исключены в диспользуются методы усредения и статистической обработки результатов измерения. Исключены в диспользуются методы усредения и статистической обработки результатов измерения.

паразитых параметров контактора, корпуса, адвитерной платы возможно усовершенствованием их конструкции или применением цифровой машинной компенсации. Так как конструктивные методы усовершенствования измерителя имеют ограничения, наиболее перспективной ядляется цифровая компенсация.

На рис. 9.6—9.8 приведены обобщенная структуриая схема, аременные днаграмым и алгоритм работы измерителя времени установления ЦАП с машиниюй шифровой компенсанией влияния паразитимх сигналов. Работа измерителя аналогична работе измерителей, построенных по приниция стробоскопического преобразования временного масштабя исследуемого сигнала с последующей цифровой облаботкой и измерением, впамачетора спецала. Формилование пида-




Рис. 9.6. Обобщенная структурная схема измерителя времени установления ЦАП с цифровой компенсацией




Рис. 9.7 Временные диаграммы измерителя времени установления ЦАП с цифровой компенсацией




Рис. 9.8. Алгориты работы измерителя времени установления ЦАП с цифровой компенсацией

считывания осущесты яется с помощью двух кварцевых генераторов, работающих с близкими частотами повторения, всличниа которых обеспечивает режим стробирования в одной точке.

Практически величина шага считывания Δt выбирается из условия $t_{\rm n}/\Delta t > (1...5) \cdot 10^3$, где $t_{\rm in} - \Delta_{\rm n}$ ительность исследуемого сигнала. Например, при длительности тестового импульса 50 ис, скваж-

ности 2 шаг считывания равен 1...5 пс.

водится нормалнзация, выбираются из условий (обозначения на рис. 9.7): для зоны 1 $t_{\rm ER}^{1} \geqslant t_{\rm ex} + (3...5)t_{\rm SU}^{6}$, $t_{\rm ex}^{1} \leqslant t_{\rm ex} - (2...3)t_{\rm ex}$, для

зоны 0 $t_{\text{vn}}^0 \ge t_{\text{нк}} + (3...5)t_{\text{SU}}^{10}$, $t_{\text{кк}}^0 \le t_{\text{кн}} - (2...3)t_{\text{фн}}$.

После этого намеряется время установления вымеряемого ЦАП, начиная с мометов θ_i и θ_i до θ_i м θ_i . При этом информация о каждой точке временя θ_i — θ_i » θ_i — θ_i — θ_i натисывается в паметь 9ВМ. Потом измеренемя (С выинывается в паметь 9ВМ. Потом измеренемя (С выинывается в контатора; при этом выходной сигнал ЦАП отсутствует и происходит измерение продезаемого паравитного сигнала на выходины цент в тех же самых точках. По результатам обоих измерений осуществляется расчет времен трасмет времен происходительности.

Такой алгоритм работы измерителя дает возможность исключить дрейфы самого измерителя, так как калибровка производится

перед измерением кажлой ИС.

Производительность измерителя определяется временем измерения одной UC $L_{\rm MC} = 2N_{\rm cp} \tau_a + t_{\rm Sim} + t_{\rm s}$, $\tau_{\rm Re} N_{\rm cp} = [5...10]x_{\rm g}/M$ — число точек стробирования; $t_{\rm Sim} = {\rm ppem}$ установления; $\Delta T \leqslant y_{\rm g}/t_{\rm s}/t_{\rm s} = {\rm ppem}$ установления; $t_{\rm re} > 10t_{\rm g}/t_{\rm s}/t_{\rm s} = {\rm ppem}$ и сентывания стробиреобразователя, $T_{\rm re} > 10t_{\rm g}/t_{\rm s}/t_{\rm s} = {\rm ppem}$ и пери оповторения тестовых импульсой при нх скважности, равной 2; $t_{\rm sam}$ — время анализа ${\rm 3BM}$; $t_{\rm s}$ — время нормализации.

. В реальном случае время измерения одной ИС не превышвет

несколько секунд.

Для измерения временн установления ЦАП в диапазоне 1...15 нс и менее кроме решения вопросов построения измерителя необходимо решить вопросы построения некоторых его функционных узлов.

Наиболее сложным узлом намерителя, определяющим широкополосиость и разрешающую способность по амплитудному и временному параметрам, является стробоскопнческий преобразователь. Он должен обеспечить высокую чустветильность, малые собственные шумы, широкую полосу пропускания, хорошую неравимоерность переходной характеристики в начальной се части. Получение таких стробоскопических преобразователё возможно только при гибриднопленочной технологии и интегральном исполнении (учтывая требования подключения выходов ЦАП к стробпреобразователо).

Одинм на основных удлов измерителя является генератор тестовых имирасью (генератор перепада), обеспечвающий куртой фроит, соизмеримый с фроитом и срезом измеряемого ЦАП и не имеюций выборсов. Его нагрузкой является парадлельно соединенные коловые входы всех разрядов измеряемого ЦАП. Эта проблема может быть решея с использованием сверскоростики формирующих днолов с накоплением заряда, помещенных в формирующих комаксивальную линию стециальной конструкции.

Для, получения минимального влияния шумовых факторов на разлътатъ измерения должны обеспечиваться оптимальные частотные спектры тестовых сигналов и самих измерителей по отношению

к ширине спектра измеряемых сигиалов. Частотный спекто тестовых сигналов и полоса частот измерителей не должны более чем в 2...3 раза превышать спектр измеряемых сигиалов.

Лля построения сверхбыстродействующих измерителей динамических параметров ИС АЦП наряду с проблемами создания перечисленных узлов (стробоскопического преобразователя с низким уровием шумов) возинкают проблемы создания высокочастотного генератора тактовых импульсов и импульсов перепада, имеющих малую временную нестабильность, а также сверхскоростного анализатора логических состояний.

При достаточно малых временах преобразований АЦП (единицы наносекунд н менее) весьма проблематичным является измерение отдельных его параметров, где чаще всего для измерення используются импульсные методы. Наиболее перспективными для измерения динамических параметров являются методы, основанные на проверке функционировання пви предельной частоте входных сигналов и фиксации наличня выходных кодов. Построение таких функциональных узлов с характеристиками, обеспечивающими измерение динамических параметров АЦП с временем преобразования, составляющим единицы наносекунд и менее, возможно только с использованием гибридио-пленочной технологии или специальных полупроводниковых ИС.

Пля исключения влияния шумовых факторов и дрейфов необходимо применять средства и методы оптимальной фильтрации, математической коррекции, калибровочные и корректирующие тесты (после измерення некоторого числа ИС или перед каждым измерением).

СПИСОК ЛИТЕРАТУРЫ

1. Гитис Э. И. Преобразователи информации для электронных вычислительных устройств.-М.: Энергия, 1975.-448 с. Преобразователи формы ниформации для малых ЭВМ/А. И. Кондалев.
 В. А. Багацкий, В. А. Романов, В. А. Фабричев. – Киев: Наукова думка,

1982.-312 c. Бахтнаров Г. Д., Малиния В. В., Школии В. П. Аналого-цифровые преобразователь/Под ред. 1. Д. Бахтнарова.—М.: Сов. радко, 1980.—280 с.
 Балакай В. Г., Крок И. П., Лукаяпов Л. М. Интегральние скемы

аналого-цифровых и цифро-зналоговых преобразователей/Под ред. Л. М. Лукьянова.-М.: Энергия, 1978.-256 с.

 Шило В. Л. Функциональные аналоговые интегральные микросхемы.—М.: Радио и связь. 1982—126 с. 6. Sorden J. L., Allen M. S. Waveform Recording with a High-Dynamic-Performance Instrument//Hewlett-Packard J.-1982.-Vol. 33, Nr. 11.-P. 3-8.

7. Goodenough F. Video a/d Converter Resolves 12 Bits at 10-MHz Rate//

Electronic Design.—1982.—№ 9.—Р. 194
8. Марцинкявичнос А. К., Сташик И. В. К вопросу построения параллельных обыстроя/ктвующих АЦПГ//Метолы средства аналогоцифрового преобразования параметров электрических сигналов и цепей: Вторая Всесоюз, науч. техи. конф. Тез. докл.-М., 1981.-62 с.

9 Gillings B. 4-Bit Flash Chin Garantees 100-MHz 8-Bit System//Electronic Design. -1981 - No 24. -P. 95-101

10. Emmens T., Lonsborough M., Use Flash ADCs Carefully to Handle

High-Frequency Signals//EDN.-1982.-No 17.-P. 137-143. 11 A Versatile Bipolar Monolithic 6-bit A/D Converter for 100-MHz: Sample Frequency/G. Emmert, E. Navratil, F Parrelall, P Rydval//IEEE J -1980.-

Vol. CS-15. No 6 .- P 1030-1032

Маршинкявичнос А. К., Манставичнос Т. А., Лапинскас И. И. Компараторы напряжения селии K597//Электром пром-сть —1981 — № 4 — С. 19—20

13 Роднонов В. Л., Струнин А. Г. Широкополосный стробоскопический преобра зователь со встроенным микропроцессором. Проблемы создания преобразователей формы информации//Тез. докт V Всесоюз симпозиума. -- Киев: Наукова лучка, 1984 - 4. 2 - С. 47-49.

14 Terminology Related to the Performance of S/H, A/D and D/A Circuits/ S. K. Tewskbury, F. C. Meyer, D. C. Rollenhagen e. a.//IEEE Trans.-1978.-

Vol. CAS-25, No 7 .- P. 419-426.

15 Cate T. Tom Cate of Burr-Brown Speaks out on d/a Converters Specs// EDN/EEE.-1971.- June 1.- P. 34-40.

16. Zush L. E. Interpretation of Data Converter Accuracy Specifications//

Computer Design .- 1978 .- Vol. 17, No 9 .- P. 113-121. Naylor R. J. Testing Digital/Analog and Analog/Digital Converters//IEEE
Trans.—1978.— Vol. CAS-25.—P. 526—538

18. Р.Д.-59-148-79, Методические указания, Нормирование и определение динамических характеристик аналого-инфровых преобразователей муновенного электрического напряжения и тока. -М.: Изд-во стандантов, 1980.-15 с.

19 Вопросы нормирования и определения динамических характеристик аналогонифровых вреобразователей/А. А. Брагии. В. И. Бородатый. В. И. Коновалов. А. Л. Семенюк//Метрологическое обеспечение ИМС и их компонентов. M., 1978.-C. 58-68.

Kester W Test Video A/D Converters Under Dynamic Conditions//FDN:-1982 .- No 18 .- P 103-112

21 Абрайтис В. Б., Климашаускае К. Ю., Марининивичнос А.-Я. К. Цифро-аналоговый преобразователь К59411А1//Электрон, пром-сть. - 1981 - Выл. 2.-С. 49-50. 22 Марциикявичюс А.-Я. К., Пошюнас Р. Л. Особенности схемотехники и применення цифро-аналоговых преобразователей К594ПА1//Электров, пром-сть,-

1983. - Bup. 4 -- C 47-48 23 Пошюнас Р. Л., Мариникавичюс А.-Я. К., Климашаускас К. Ю. Новые типы быстродействующих ИС пивокого впименения / Электронная техника Сев 10.

1984.-Вып 3.-С. 25-29

24 Микроэлектронные цифро-аналоговые и аналого-цифровые преобразователя информации/Под ред В Б Смолова -М Энергия, Ленингр отд. 1976 -336 с 25 Малинии В. В. Схемы минроэлектронных преобразователей с суммированием токов -- М. ЦНИИ «Электроника», 1977 -- 43 с - (Обзоры по электронной технике Сер. 3. Микроэлектроника —Вып 3)

26 Маршала, Браун, Построение инфрозаналогового преобразователя средствами

интегральной технологии / Электроника - 1972.- № 20.- С. 64-69

27 Schulz R. A. Monolithic Current Switch DAC Improvements//IEEE J-

1976 .- Vol CAS-11. No 2 - P 338 341 28 Маддокс. Монолитная .ИС разридных ключей с токовым управлением для

цифро-аналоговых преобразователей // Электроника - 1974 - № 7 - C 53-61 Динамические характеристики одноразрядного ЦАП с транзисторным какочом/ В. А. Багацкий, Н. Н. Миронец, Б. К. Лещев , А. А. Фремке / Преобразователи

формы информации и средства передачи данных.--Киев: ИК АН УССР. 1981 -C 32-39

30. Flat. 3961326 CILIA, HO3K13/0417/06. Solid-State Digital to Analog Converter/ R. B Craven.

31 Марцинкявичюс А.-Я. К., Поминас Р. Л., Сагайтис В. В. Сверхбыстродействующий цифровналоговый преобразователь К1118ПА1//Электрон. пром-сть.-1984 — Вып 1 С 46-48

32. Касперович А. Н., Литаниов Н. В., Соловенко В. И. Особенности паботы инфрозналогового преобразователя с инвертноразиной матрицей Р. 92 // Автометрия. — 1974. — No 3. — C., 74-81 33. Пат. 4092639 США, МКИНОЗК13/02. Digital to Analog Converter with

Complementary True Current Outputs/J. A. Schoeff.

34. Шило В. Л. Линейные интегральные схемы в радноэлектронной аппаратуре.-М.: Сов. радно, 1979.-368 с. 35. Блад Б., Кинси Л. Быстродействующий монолитный ЦАП, эффективно

работающий с биполярными управляющими схемами//Электроника.—1979.— No 24.-C. 63-69. 36. Особенности применения ИС ЦАП К1118ПА1 для восстановления ТВ изображе-

ния/Ю. М. Грешишев, А. Г. Гуднов, А.-Й. К. Марцинкявичюс, Р Л Пошюнвс//Техника кино к телевидения.—1984.—№ 6.—С. 37—39.

37 Федорков Б. Г., Телец В. А., Дегтяренко В. П. Микроэлектронные цифро-

вналоговые и аналогоцифровые преобразователи.- М. Радно и связь. 1984.-- 120 c

38. Климашаускае К. Ю., Марцинкявичюе А.-Я. К., Манетавичюе Т. А. Быстродействующий АЦП К1107ПВ1/Электрон, пром-сть.—1983.—№ 6 (123) —C 10-

39. Bar. 4276543 CILIA, HO3K13/05. Monolithic A/D Converter/R Miller J. Peterson. 40. Кучинскас И. Д., Марцинкявичюс А.-Я. К. Сверхбыстродействующий 6-разряд-

иый АЩП и особенности его применения//Тез. науч.-техн. конф. «Перспективы развития и применения быстродействующих преобразователей занимх» — Вильиюс. 1983.-С. 10-13. 41 Марциниявичюс А.-Я. К., Кучнискае И. Д., Басии В. Быстролействующий

шестиразрядный АЦП К1107ПВЗ на 100 МГц//Электрон пром-сть 1985 -№ 7 -c. 32-34

Рекомендации по примененню, устройству и монтажу экранированных помеще-ний и кабин.—М.: Связь, 1978.—80 с

43. Климашаускас К. Ю., Марцинкявичюс А.-Я. К., Сташис И. Б. Монолитный быстродействующий восьмиразрядный АЦП К1107ПВ2//Электрон, пром-сть.— 1985.-No 7.-c. 30-31

44. Berg A. A/D and D/A Converter Testing//Electronics Design. 1974 — № 10. — P. 64—69.

45. Sheingold D. Analog-Digital Conversion Handbook/Norwood, 1972.

46. Измерение и контроль в микроэлектронике: Учеб, пособие для вузов по , специальностям электрон, техи./Н. Д. Дубовой, В И Осокии, А С Очков и др Под ред. А. А. Сазонова.-М.: Высшая школа, 1984.-363 с.

47 Шлыков Г.П. Измерение параметров интегральных ЦАП и АЦП — М Радио и связь, 1985.—128 с.

48. Постарайза, Уэллер. Осциллографическое измерение характеристик ЦАП/

Электроника.—1969.—Т 40, № 23.—С, 33—35.
49. Буткевич В. А., Пелых Б. И., Гарбузюк В. В. Определение динамических параметров цифро-анвлоговых преобразователей с помощью автоматизирован-ной установин яа базе ЭВМ СМ-3//Метрологическое обеспечение динами ческих измерений в информационно-измерительных системах. -- Львов Изд-во стандартов, 1981 - С. 65-70.

50. Измерение динамических характеристик цифро-аналоговых преобразователей В. И. Бородатый, А. А. Брагии, А. П Семенюк и др.//Метрологическое обеспечение измерительных и управляющих систем —Львов: Изд-во стандартов, 1979.-C. 25-29.

51 А.с. 603131 СССР, НО4В7/08: Хетройство для измерения времени установления выходного напряжения цифро-аналогового преобразователя/П С. Ключан, В. И. Лаврентьев. — Опубл. 1978, Бюл. № 14.

 А.с. 659999 СССР, GOIR 31/30. Устройство для определения времени установления выходного напряжения цифро-аналогового преобразователя П С Ключан, В А. Романов.—Опубл 1979, Бюл № 16

- 53 А.с. 1065822 СССР G04F10/04 Цифповой измеритель временных интервалов Багданские Э А К Квядарве В Б Найденов А И и др -- Опубл 1984 Бюл № 1
- 54 А.с. 1084704 СССР, G01R29/02 Способ измерения времени установления переходных процессов четырехполюсников/Э.-А. К. Багданскис, В Б Квядарас, А. И Найденов и др — Опубл, 1984, Бюл. № 13.
- 55 А.с. 1029089 СССР GOLR 13/20 Стробоскопический измеритель временных интервалов/Э А К Багданскис, В Б Квядарас А И Найденов и др Опубл. 1983. Бюл № 26.
- 56 Тестер аля намерения динамических вараметров сверхбыстволействующих ПАП/Э-А К Багданские, П Ю Бартулис, В Б Каядарас, Г М Мисеркеев/ Электрон. пром-ств. - 1985. - Вып. 9 - С 62-63.
- 57 Берг Р. Томность временной развертки ключ к высокой точности осциллографических измерений временных интервалов//Электроника 1975 - Т 48, No 21 -C 41 47
- 58 РД-50-206-80. Методические указания Нормирование и определение метрологимеских уврактеристих измерительных преобразователей кода в постоянное напряжение и ток.-М Изд-во стандартов, 1981 -С 12
- 59 Брагин А. А., Коновалов В. И., Семенюк А. Л. Нормирование динамических харвктеристик быстродействующих АЦП//Измерительная техинка - 1981 № 6.-C 16-18
- 60 Нил М., Мьюто А. Динамический контроль виалого-цифровых преобразователей//Электроника -1982.-№ 4 -с 49-57
- 61 Pratt B. Test A/D Converters Digitaly//Electronic Design 1975.- No 25.-P 86-88
- 62 Тестер измерения динамических параметров быстродействующих АЦП// Э -А. К. Багданскис, Б. Ю. Жаленас, В. И Квйрялнс, Л. М. Слауто//Электров пром-сть.-1985.-Вып. 9.-С. 61-62.
 - 63. Pretri G. Die Prüfung des Dynamischen Vernaltens Schneller A/D//Umsetzer Elektronik.-1978.-Heft 8.- S. 97-101
 - 64 Островерхов В. В. Динамические погрешности аналого-цифровых преобразова
- телей.—М. Энергия, 1975.—176 с. 65. Шлыков Г. П. Определение статических и динамических характеристик АЦП по профилю ступени квантования//Измерительная техника —1982 —№ 12 — 57-59
- Buchele V. Nodify a Dualrank DDC for 109-MHz Data Sampling//EDN .-1983.-Ne 12.- P. 149-160.
- 1983.— No 12.— P. 149—104.
 Polge R. J., Bhagowan K. B., Callas L. Evaluation Analog-to-Digital Converters//Simulation.—1975.—Vol. 24, No 3.— P. 81—86.
 Muramatsu J., Olšen R. K. 6 Bit a-d Chip Steps up the Pace of Signal Processing//Electronic Design.—1982.—No 19.—P. 89—97 67
- 68
- Manoney M. A New Approach to High Speed Codec Testing//IEEE Test 69 Conf - 1980 .- Paper 44-P 97-102
- 70 белов А. М., Шаяхтин В. В., Ямкий В. Е. Исследование статических и динамических параметров аналого-цифровых преобразователей 1107ПА/ Электрониая техника, Сер. Микроэлектроника — 1984. — Вып 1 — С. 5 — 6. 71 Брагин А. А., Середина И. Г. Установка для определения апертурного времени
- быстродействующих аналого-цифровых преобразователей//Метрологическое обеспечение динамических измерения в информационно-измерительных системах. - Львов: ВНИИ метрологии измерительных, и управляющих систем, 1981 -C. 72-77
- 72 Беломестных В. А., Вьюхин В. Й., Касперович А. Н. Об одном спосоое зкспериментального определения динамических свойств быстродействующих АЦП//Автометрия.—1976.—№ 5.—С. 83—87
- 73. Дунцева Л. А., Коновалов В. И., Середина И. Г. Применение метода машинного имитационного эксперимента для определения динамических характеристик аналого-цифровых преобразователей // Метрологическое обеспечение динамических измерений в информационно-измерительных системах. -- Львоа: ВНИИ метрологии измерительных и управляющих систем. 1981 -С 26-32.

74 Белякова И. П., Островерхов В. В., Павлов В. В. Экспериментальная оценка динамических харктеристик АЦП//Проблемы создания преобразователей формы информации Материалы III Всесоюз, симпознума - Киев; Наукова AVMKA, 1976.-4. 2.-C. 57-62

75. Gordon B. N. Linear Electronic Analog Digital Conversion Architectures. Their Origins, Parameters, Limitations and Septems//IEEE J.-1978.-Vol

CAS-25, No 7 .- P. 391-418. 76. Зильберман Г. А., Максимов В. Б., Пелах Б. И. Исследование динамических характеристик аналого-цифровых преобразователей при помощи автоматизированной установки на базе ЭВМ СМ-3//Метрологическое обеспечение динамических измерений в информациовно-измерительных системах.—Львов: ВНИИ метрологии измерительных и управляющих систем, 1981.—С. 58—65.

77 Брагии А. А., Семенюк А. А., Бородатый В. И., Коновалов В. И. Вопросы построения системы для определения динамических характеристик компонентов измерительных информационных систем / Исследования в области системных измерений. - Львов.: ВНИИ метрологии измерительных и управляющих систем.

78. Новицкий П. В. Основы информационной теории измерительных устройств.— М.: Энергия, 1968.-С. 248.

79. Измерение динамвческих нараметров интегральных схем/В. С. Сапрыкин, Н. И. Кузнецов, И. И. Докучаев и др.—М.: Сов. радио, 1979.—366 с.

80. Измерение параметров цифровых интегральных микросхем/Д. Ю. Эйдукас,

Б. В. Орлов, Л. М. Попель и др.—М.: Радио и связь, 1982.—368 с. 81. Методы измерения амплитудного параметра интегральных схем/Н. И. Докучаев, А. Ф. Карасев, Н. И. Кузнецов и др.//Электронная техника. Сер. 3. Микро-

электроника. — 1973. — Вып. 2.—С. 9—14. 82. Прецизионный измеритель параметров импульсов субианосекундиего диапазона/ А. П. Богородникий, Ю. В. Гаврилов, В. Б. Задрубовский и др.// Электрон. пром-сть.—1984.—Вып. 7.—С. 50.

83. Найденов А. И. Трансформация спектра наносекуилиых ямпульсов. — М.

Сов. радио. 1973.—180 с. 84. Рябини Ю. А. Стробоскопическое осциллографирование. - М.: Сов. радио. 1972.-272 c.

85. Диржис А. И., Эйдукас Д. Ю. Информационно-измерятельные системы коитроля динамических параметров цифровых интегральных схем//Изв. вузов Лит ССР. Сер. Радиоэлектроника. 1979. Т. 15, № 1. С. 5-73

86. Радиоизмерительные приборы: Каталог-проспект.-М. В/О Машприборинторг CCCP, 1976-1981

87. Осциллографы электронно-лучевые: Каталог.-М.. В/О Машприборянторг

CCCP .-- 108 c. 88. Абрайтис

Абрайтис В. Б., Паулаускас В. Н. Быстродействующий компаратор ваприжения 597СА1//Электрои. пром-сть.—1978, № 7.—С. 22—24.

89. Справочник по интегральным микросхемам/Б. В. Тарабрин, С. В. Якубовский, Н. А. Барканов и др.; Под ред. Б. В. Тарабрина. - М.: Энергия, 1980. - 816 с. 90. Пошинас Р. Л., Сагайтис В. В. Измерение времени установления быстродейст-

вующего цифро-аналогового преобразователя//ПТЭ.—1984.—№ 1.—С. 115—117

91 Гевьок Р. Измерение времени установления методом задержанного строби-рования//Электроника.—1972.—Т. 45, № 12.—61 с.

 Saul P. H., Ward P. J., Fryers A. J. An 8-Bit, 5 nS Monolithic D/A Converter Sybsystem//IEEE Solid State Circuits.—1980.—Vol. SC-15, No. 6.— P 1033

93. Гарет П. Аналоговые устройства для микропроцессоров и микроЭВМ: Пер с англ./Под ред. М. В. Гальперина. - М.: Мир, 1981. - 175 с.

94. Стробоскопический преобразователь для измерения динамических параметров быстродействующих ЦАП/Э.-А. К. Багданскис, В. Б. Квядарас, А. И. Найденов и др.//Тр. вузов Лит. ССР. Сер. Радиозлектроника. 1982. Т. 18. No 3 -- 24 c.

95. Багданские Э.-А. К., Давидонене Ю. С., Давидоние В. Б. Анализ адаптера ИИС сверхбыстродействующих БИС. Материалы 10-й науч.-техн. коиф. «Радноизмерения. Микропроцессорные системы контроля». — 1985. — Т. 3.— C. 21-36.

96. Гликман И. Я., Русни Ю. С. Расчет характеристик элементов цепей РЭА.-М.: Сов. рвдно, 1976.-160 с.

97. Каталог. Изделия промышленности средств связи. Радноизмерительные

приборы.—М.: ЦООНТИ «Экос», 1983. Ч. 1.—100 с.;—Ч. 2.—177 с. 98. А.с. 549884 СССР, НОЗ К 5/12. Генератор прямоугольных импульсов/
* Э.-А. К. Багданскис, Б. И. Яшинаускас.—Опубл. 1977. Бюл. № 9.

99. А.с. 566328 СССР Н03 К 5/100. Формирователь импульсов/Э.-А. К. Багданские, Б. И. Яшвиаускас.—Опубл. 1977. Бюл. № 27.

100. А. с. 938379 СССР, Н03 х 5/01. Формирователь импульсов/Э.-А. К. Багдамскис.

Б. И. Яшинаускас.—Опубл. 1982, Бюл. № 23. 101. Строев К. Н., Строев Н. Н., Страутзелис В. В. Широкополосный усилитель с малым восстановлением после нагрузки//ПТЭ.—1984.—№ 5.—С. 122—124. 102. Инхоки Я. С. Приближенный метод виализа переходных процессов в сложных

линейных цепях.-- М.: Coв. радио, 1969.-- 176 c.

103. Агаханян Т. М. Линейные нипульсные усилители.—М.: Связь, 1970.—472 с. 104. Агаханян Т. М. Приближенный расчет переходной уарактеристики в области малых времен//Теория и расчет импульсных и усилительных схем на полупроводинковых приборах.—Вып. 1.—М.: Атомиздат, 1969.—С. 252-259. 105. Цыякин Я. З. Основы теории автоматических систем. М.: Наука, 1977.—560 с.

106. Оборудование электротермотренировки и входного контроля интегральных микросхем//Экономика и технология приборостроения/ЦНИИТЭИ приборо-

строения.- M., 1987.- Вып. 1.- C. 1-44.

107. Лаймен Дж., Розенблат А. Пути и проблемы повышения качества и мадежиости полупроводниковых приборов и ИС//Электроника.—1981.—№ 10.— C. 27-45.

108. Ротенберг. Сокращение числа отказов и количественное определение надежности посредством ускоренных исвытаний и тренировок//Электроника.-- 1980.--

№ 18.-C. 49-58.

109. Рибал У. И. Выбор тестера для входного контроля//Электроника.-1985.-No 7 .- C. 56-62.

 Автоматизированная установка для функциональной подгонки и монтроля параметров АЦП/А. И. Кутыркин. В. К. Петров, В. Л. Понков и др.// Эдектром, пром-сть. - 1987. - № 3. - С. 51-53. 111. Linear Electronic Analog/Digital Conversion Architectures their Origins,

Parameters, Limitations and Applications//IEEE Trans.-1978.-Vol. CAS-25, № 7.-P. 391. 112. A Fully Parallel 10-bit A/D Converter with Video Speed/T. Takemoto,

M. Inoue, H. Sadamatsu, A. Matsuzawa, K. Tsuji//IEEE J.—1982.— Vol. SC-17, № 6.—P. 1133—1138. 113. High-Speed A/D Converter for Video USE/A. Matsuzawa, M. H. Sadamatsu e. a.//National Technical Report.—1983.—Vol. 29, No 2.—P. 196—

207 114. Марцинкявнчюс А. К., Драган Б. В. К вопросу увеличения разрядности быстволействующих монолитных АНИ вавалильного типа//Проблемы создания преобразователей формы, информации.- Ч. П. Тез. докл. V Всесоюз, симпо-

зиума. - Клев. - 1984. - С. 113-114.

115. Соломон П. М. Сравнение полупроводниковых приборов для скоростиых догнческих схем//ТИИЭР.-1982.-Т. 70, № 5-С. 88-112,

116. Маринияявнчюс А. К., Кучинскас И. Д., Ясулайтис Д. Ю. Расчет резисторных делителей опорного напряжения в парадлельных АЦП//Физическая электроника:

Тез. домл. республик. монф. — Қауяяс, 1983. — С. 35—36.
117 Мариникявнуюс А. К. К вопросу разработки ИС ЦАП-АЦП больной разрядности//Материалы науч.-техи, конф. «Техническая кибериетика», -- Каунас, 1979.--53 - 54

118. Абрайтис В. Б., Марцинкявачюс А. К. Возможности и ограничения онполярной технологии в разработке быстродействующих БИС ЦАП-АЦП//Однородные

вычислительные среды. Архитектура и реализация. -- Пьвов. АН УССР Физ-мехаи. ин-т, 1981 -С. 34-36. 119. Дешевме и быстродействующие цифровналоговые преобразователи//Электрони

ка.— 1981 — № 43 —С.: 72

120. Saul P. H., Werd P. J., Fryers A. J. An 8-bit Monolithic D/A Converter Subsystem//IEEE J.-1980.-Vol. SC-15, No 6.-P 1033-1039. Saul P. H. Monolithic 10-bit d/a Converter Avoids Postprocess Trimming//

Flectronics,—1984.—Ne 12.—P. 144—146.

122. Saul P. H., Urguart J. S. Techniques and Technology for Hilly-Speed Сопчетью // IEEE Trans. — 1981. — Vol. ED-31, № 2.— Р. 196—202.
123. Ван де Пляше Р. Интегральные пробразователи данных с динамическим согласованием элементов//Электроннка. —1983. —№ 12. —С. 54 —60

124. Van de Plasshe R. J., Gordhart D. A Monolithic 14-bit d/a Converter// IEEE J.—1979.—Vol. SC-14.—P 552—556.

125. Van de Plasshe R. J. Dynamic Element Matching for High Accuracy Monolithic d/a Converter//IEEE J - 1976 - Vol SC-11, No 6 - P 795 - 800 126. Шоуф Д. Биполярный интетральный 12-разрядный ЦАП//Электроника —1979 — No 25 -- C. 51-60.

127 Виленски С. Высокочастотный ЦАП с дешифрацией стврших разрядов// Электроннка -1980.-№ 13.-С. 41-47 128. LSI Products Division TRW Electronic Components Group, 1984.-432 p.

129. A Monolithic 8-bit a/d Converter with 120MHz Conversion Rate/M. Inque. H. Sadamatsu, A. Matsuzawa, A. Kanda, T Takemoto//IEEE J - 1984 -Vol. SC-19. No 6 .- P 837-840

130. De Graaf K. «A Silicon 400 MG/s 5-bit a/d Converter» Presented at Workshop on High Speed a/d Conversion, Portland, OR, Oct. 1978. 131. Маттерв. Практика обеспечения издежности//Электроника —1975.—№ 21 —

C. 34-47 132. Отбраковочные испытания полупроводниковых приборов и ИС/А. А. Чернышев, В. В. Ведеринков, А. П. Галеев и др.//Зарубежная электронная техника — 1977.—№ 7 — С. 3—22. 133. А.е 337722 СССР, G01r 13/20 Стробоскопический осциллограф/Э.-А. К. Баг-

данскис, А. И. Найденов.—Опубл. 1972, Бил. № 15. 134. Багданские Э.-А. К., Найденов А. И. Автоматическая установка амплитудного масштвбв в стробоскопических осциллографах//Радиоэлектроника: Тр. ивуч.техи. конференции:- Каунас, 1971.-Т 7-С. 283-286.

135. Багданские Э.-А. К., Найденов А. И. Автоматическая установка амплитудного масштаба в стробоскопических осциллографах//Автометрия —1973.—№ 6.—

C 58-66.

 А.с. 477353 СССР, G01г 13/20 Стробоскопический осциллограф/ Э - А. К. Багданскис —Опубл. 1975, Бюл № 26 А.с. 439759 СССР, GOIr 13/34 Стробоскопический осциллограф/Э.-А. К. Баг-

данскис, А. И. Найденов.-Опубл. 1974, Бюл. № 30.

А.с. 418803 СССР, G01г 13/20 Стробоскопический осциллограф/Э - А. К. Баг-данские. — Опубл. 1974, Бюл. № 9.

139 А.с. 436285 СССР, GO1r 13/20 Стробоскопический осциллограф/Э - А. К. Багдан-

скис -Опубл. 1974. Бил. № 96.

140. А.с. 410321 СССР, G01г 13/00 Стробоскопический осциллограф/Э - А К Багданскис, А. И Найденов.-Опубл 1974, Бюл № 1 141 А.с. 838612 СССР, G01 R29/00 Устройство для определения дикамических

характеристик преобразователей/М М Гельман, А С Бондаревский, Э - А К Быгланские и др. — Опубл 1981, Бюл № 22

142. Analog LSI Test/Trim Systems: Catalog Solid State Techonology —
1979. September —P 44. 45.

143. Konde P. Laser Trimming of Automative Electronics//Electronic Packaging and Production -1979 -October -P 75, 76

144 Лазерная технологическая установка для подгонки реэнсторов ИС/Г А. Галич, В. В Звяка, В И Кравченко и др //Электрон пром-сть.—1984 — № 4 — C 36-38.

145. Lasertrimmlngsystem mls 7032: Catalog mils.—München Technologiezentrum,

146. Solartion Instruments: Catalog Solartionschlumberger.—Solartion, 1964.—P. 23.

147 Test Equipment for Todays Linear Devices//Electronic Packaging and

Production.—1980.—November.—P. 60—62.

148. MIKI Messtechnik. Automatischen Testsysteme für Nachrichtentechnische

Мodels LTS-2000.—Р. 81. 150. Ребане Р-В. П., Ростери Э. А.-А. Система Е101 для поверки АЦП и ЦВ// Тез. докл. республ. конф., посвященной Дию радио. Системы реального времени 76-т. НИИНТИ.—Талани, 1980.—С 8 —9.

 Test Dynamique des Convertisseurs «Analogique-numérique».//Electronique.— 1982.—No 4/3.—P. 65—81

152. Souders T., Lechner J. A. Technique for Measuring the Equivalent RMS Input Noise of A/D Converters>//IEEE Trans.—1980.—Vol 1M-29

№ 4.— Р 251—256.
В 4.— Р 251—256.
В 4.— Р 251—256.
В 54. Установые функциональной полгония АШП по выхолому коду/А. И. Плянов.
С. Б. Кутыржи, В. Л. Полковом и др./Тез. доск и хомальной комференции «Методы и гредства выхолот-шефроного преобразования парвметров эместрических сигиалов и цепей»—Пекза Приволи, дом изуч-техи пропаганам.
1985.—С. Т.

154. Лоранджер. Термотренировка компонентов и ее технико-зкономическая оценка//

Электроинка.—1975.—№ 2.—С. 24—31

155: Лаймен Дж., Розенблат А. Пути и проблемы повышения качества и надеж ности полупроводниковых приборов и ИС//Электроника.—1981—№ 10.— С. 27—45.

156. Розенберг. Сокращение числа отказов и количественное определение надеж ности посредством ускоренных испытаний и тренировок//Электроннка —1980. — № 18. —С. 49—58.

157. Data Conversion//Electronic Wireless World.—1986.—March.—P. 25—28, 158, Data Conversion//Electronic Wireless World.—1986.—February.—P. 27—31

159. Fleming T. Analog/digital and digital/analog data converters//EDN.-

1986.—Мау 29.—Р 102—124

160. Маршиниванию А.—Я. К. Быстродействующие АШП и ЦАП для обработки широкополосных ситийлов /Электром. пром с-ть.—1986.—№ 10.—С -5.—6.

161. Александравачию С. Н. А., Маршиниванию С. А. И., Матузоник Ч., Ю. Быстро-

действующий 10-разрядный ЦАП кР118ПА2//Электров. промсть. 1986.— № 10.—С. 8—10. 162. Басив В. М., Марцинкявичюс А.-Я. К., Ясудайтис Д. Ю. Сверхбыстродействую-

102. васия в. м. марианизмачес м. н. д. д. остабрана рабоската рабоската на при выполнять рабоската рабоската достабрана в по МГц/ Электроя. пром-сть.—1986.—№ 10.—С. 113—115. Багданские Э.-А. К., Груздае Р. Я., Киядарас В. Ю. Тестер для намерения

линамических параметров ЦАП//Электрон. пром-сть.—1986.—№ 10.—С. 27—28. 164. Багданские Э.-А. К., Кайрялис В. Я., Мисеркев Г. М. Тестер для измерения

164. Багданскис Э.-А. К., Кайрялис В. И., Мисеркеев Г. М. Тестер для измерения динамических параметров сверхбыстродействующих АЦП//Электрои пром-сть.—1986.—№ 10.—С. 26—29.

165. Пабораторный нэмеритель времени установления быстродействующих АЦП/ э.А. К. Багданскис, В. Б. Квядарас, С. Ф. Мацкевич, В. А. Скурдянис// Электрон. пром-стъс.—1986.—№ 10.—С. 30

Оглавление

МИКРОСХЕМЫ ПАМЯТИ

Предисловие
Список сокращений, принятых в книге5
ГЛАВА 1. ОБЩАЯ ХАРАКТЕРИСТИКА МИКРОСХЕМ ПАМЯТИ7
ГЛАВА 2. МИКРОСХЕМЫ ОПЕРАТИВНЫХ ЗАПОМИНАЮЩИХ УСТРОЙСТВ
ГЛАВА 3. ПРИМЕНЕНИЕ МИКРОСХЕМ ОПЕРАТИВНЫХ ЗАПОМИНАЮЩИХ УСТРОЙСТВ
ГЛАВА 4. МИКРОСХЕМЫ ПОСТОЯННЫХ ЗАПОМИНАЮЩИХ УСТРОЙСТВ
ГЛАВА 5. ПРИМЕНЕНИЕ МИКРОСХЕМ ПОСТОЯННЫХ ЗАПОМИНАЮЩИХ УСТРОЙСТВ
Указатель микросхем
Список литературы
цап и ацп
Предисловие
ГЛАВА 1. ОСОБЕННОСТИ ПОСТРОЕНИЯ БЫСТРОДЕЙСТВУЮЩИХ МИКРОСХЕМ ЦАП, АШІ И
АППАРАТУРЫ ДЛЯ ИЗМЕРЕНИЯ ИХ ЭЛЕКТРИЧЕСКИХ ПАРАМЕТРОВ
ГЛАВА 2. ПАРАМЕТРЫ МИКРОСХЕМ ЦАП , АЦП И ИХ ОПРЕДЕЛЕНИЯ
ГЛАВА 3. СХЕМЫ ПОСТРОЕНИЯ И ЭЛЕКТРИЧЕСКИЕ ХАРАКТЕРИСТИКИ МИКРОСХЕМ ЦАП

СТАТИЧЕСКИХ И ДИНАМИЧЕСКИХ ПАРАМЕТРОВ
МИКРОСХЕМ ЦАП258
Milki COALM & Allimini
The state of the s
ГЛАВА 6. МЕТОДЫ И АППАРАТУРА ДЛЯ ИЗМЕРЕНИЯ
СТАТИЧЕСКИХ И ДИНАМИЧЕСКИХ ПАРАМЕТРОВ
МИКРОСХЕМ АШП295
7111111 0 0 7 121 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1
The same of the sa
ГЛАВА 7. ОСНОВНЫЕ ФУНКЦИОНАЛЬНЫЕ УЗЛЫ ИЗМЕРИТЕЛЕЙ
ДИНАМИЧЕСКИХ ПАРАМЕТРОВ МИКРОСХЕМ
<u>цап</u> и ацп324
глава 8. особенности измерения и аппаратуры
для контроля электрических параметров
микросхем цап и ацп в процессе
их изготовления345
774 1151 01 027 2211
ГЛАВА 9. ПЕРСПЕКТИВЫ РАЗВИТИЯ БЫСТРОДЕЙСТВУЮЩИХ
МИКРОСХЕМ ЦАП, АЦП И ИЗМЕРЕНИЕ
ИХ ПАРАМЕТРОВ355

· ХАРАКТЕРИСТИКИ МИКРОСХЕМ АШП.......218

глава 4. схемы построения и электрические

THANA C METOGER IS AND ADATUDA HIS ISSUEDENISS

Список литературы....

Лебедев Олег Николаевич, Марцинкявичюс Альбинас-Йонас Казимирович, Багданскис Эугениюс-Альгимантас Казеевич и др.

МИКРОСХЕМЫ ПАМЯТИ, ЦАП и АЦП

Ответственный за выпуск *Халоян А.А.* Редактор *Толмачева М.В.* Технический редактор *Крылова Е.А.*

Сдано в набор 28.08.95. Подписано в печать 25.09.95. Формат 84х108/32. Бумага типографская. Гаринтура "Литературная". Печать офестная. Усл. печ. л. 20,16. Тираж 15000. Заказ 499

> Лицензия N 063215 от 28.12.1993. Издательская фирма "КУбК-а" 109125 Москва, 1-й Саратовский проезд, д.7, кор. 3

Текст отпечатан с готовых диапозитиков во Владимирской книжной типографии Комитета Российской Федерации по печати.

600000, г. Владимир, Октябрьский проспект. д. 7.

Качество печати соответствует качеству представленных диапозитивов.


от микросхем до резисторов

Платан

АО "ПЛАТАН" - КРУПНЕЙШИЙ В РОССИИ ДИСТРИБЬЮТОР РОССИЙСКИХ И ЗАРУБЕЖНЫХ ЭЛЕКТРОННЫХ КОМПОНЕНТОВ

Каталог АО"Платан"высылается бесплатно по письменным заявкам предприятий

- **★** МИКРОСХЕМЫ
- → ТРАНЗИСТОРЫ КОНЛЕНСАТОРЫ
- → ROHAEHCATOPЫ
 - ▶ диоды



ИЗДАТЕЛЬСКАЯ ФИРМА



формат 84x108/32 объем 400 стр.



формат 84x108/32 объем 592 стр.



формат 84x108/32 объем 528 стр.



формат 84x108/32 объем 640 стр.



формат 84x108/32 объем 384 стр.



формат 84x108/32 объем 384 стр

КУбК



полупроподниковыг *

зарубежные интегральные микросурмы

формат 70x100/16 объем 284 стр.



МИКРОСХЕМЫ ДЛЯ БЫТОВОИ РАДИОАППАРАТУРЬ

формат 70x100/16 объем 384 стр.

Имеются в продаже !!!



Справочники:

Транзисторы малой мощности Транзисторы средней и большой мошности

Отечественные полупроводниковые приборы и их зарубежные аналоги

и их зарубежные аналоги Диоды выпрямительные, стабилитроны, тиристоры Диоды высокочастотные, диоды импульсные,

оптозлектронные приборы Микросхемы для бытовой радиоаппаратуры Зарубежные интегральные микросхемы

Микросхемы памяти, ЦАП и АЦП

Готовятся к выпуску в 1995 году !!!



Интегральные микросхемы (том 1) Устройство и ремонт цветных телевизоров Бытовая электроакустическая аппаратура Переносные цветные телевизоры Декодирующие устройства цветных телевизоров

Цветные стационарные телевизоры и их ремонт Электрические реле

Ремонт цветных переносных телевизоров

Внимание !!!

Приглашаем к сотрудничеству авторов и составителей справочной литературы. Контактные телефоны:

(095) 177-68-01 (095) 177-54-01 факс (095) 177-02-51

с 10.00 до 18.00 ежедневно, кроме субботы и воскресенья Наш agpec: 109125, Москва, 1—й Саратовский пр., д.7, корп.3 Издательство "КУбК"

